Преобразование Delta сигмы A/D

Этот пример показывает, как смоделировать аналого-цифровое преобразование с помощью реализации алгоритма дельты сигмы.

Модель в качестве примера с плавающей точкой

Модель фиксированной точки в качестве примера

Исследование примера

Сверхдискретизированный Конвертер Sigma-Delta A/D является формирующим шум квантизатором. Основная цель формирования шума состоит в том, чтобы изменить спектр шума квантования так, чтобы большая часть шума была отфильтрована из соответствующего диапазона частот, например, диапазона звуковых частот для речевых приложений. Основная цель состоит в том, чтобы обменять биты на выборки; то есть, чтобы увеличить уровень выборки, но сократить количество битов на выборку. Получившееся увеличение шума квантования компенсируется формирующим шум квантизатором. Этот квантизатор продвигает добавленный шум квантования из соответствующего диапазона частот и таким образом сохраняет желаемый уровень качества сигнала. Это сокращение количества битов упрощает структуру A/D и цифро-аналоговых преобразователей.

Как замечено в этом примере, аналоговый вход предварительно отфильтрован сглаживающимся предварительным фильтром, структура которого упрощена из-за сверхдискретизации. Входной сигнал сверхдискретизирован фактором 64. Интегратор, 1-битный Квантизатор и Нулевой Порядок Содержат блоки, включают двухуровневый аналого-цифровой преобразователь (ADC). Вывод Хранения Нулевого Порядка затем вычтен из аналогового входа. Обратная связь или приближение, цикл заставляет шум квантования, сгенерированный ADC быть отфильтрованным highpass, продвигая его энергию к более высоким частотам (64*fs/2) и далеко от соответствующей полосы сигнала. Этап десятикратного уменьшения уменьшает уровень выборки назад до 8 кГц. Во время этого процесса это удаляет высокочастотный шум квантования, который был введен обратной связью и удаляет любые нежелательные частотные составляющие вне fs/2 (4 кГц), которые не были удалены простым аналоговым предварительным фильтром.

Проект Decimator

Версии в качестве примера иллюстрируют два возможных decimator конструктивных решения.

Модель версии с плавающей точкой использует каскад трех многофазных КИХ decimators. Этот подход уменьшает вычисление и требования к памяти по сравнению с одним decimator при помощи фильтров более низкоуровневых. Каждый этап decimator уменьшает уровень выборки фактором четыре. Задержка, введенная фильтрами, используется, чтобы установить соответствующую 'Задержку' блока 'Transport Delay'. Три КИХ-Децимирующих фильтра каждый вводит задержку 16 выборок, из-за групповой задержки фильтра (фактическое значение 15,5 окружено к самому близкому целому числу выборок). Из-за операции десятикратного уменьшения общая задержка, введенная тремя фильтрами, следующие: 16 (первый фильтр) + 4*16 (второй фильтр) + 16*16 (третий фильтр), чтобы дать итоговую общую задержку 336. Знаменатель параметра 'С временной задержкой' является базовой ставкой модели (512 кГц).

Версия фиксированной точки использует CIC с пятью разделами decimator, чтобы уменьшать уровень выборки тем же фактором 64. В то время как не столь гибкий как КИХ decimator, CIC decimator имеет преимущество не требования, любой умножает операции. Это реализовано с помощью только сложения, вычитания и задержки. Поэтому это - хороший выбор для аппаратной реализации, где вычислительные ресурсы ограничиваются. CIC Decimator вводит задержку 158 выборок, которая является групповой задержкой фильтра (157.5) окруженный к самому близкому целому числу. Это - значение, используемое в параметре 'С временной задержкой' блока 'Multistage CIC Processing Delay'.

Ссылки

Orfanidis, S. J. Введение в обработку сигналов, Prentice Hall, 1996.

Доступные версии в качестве примера

Версия с плавающей точкой: dspsdadc

Версия фиксированной точки: dspsdadc_fixpt

Для просмотра документации необходимо авторизоваться на сайте