Эта демонстрационная схема имеет три входных параметров: два бита (a и b), чтобы быть суммированным и перенос - в бите (c). Это имеет два выходных параметров: бит на вынос (c') и бит (биты) суммы.
Таблица истинности и соответствующие выходные параметры для каждой комбинации входных значений для этой схемы появляются в следующей таблице.
Чтобы реализовать этот сумматор с блоком Combinatorial Logic, вы входите 8 2 матрица, сформированная столбцами c' и s как параметр Таблицы истинности. Можно также реализовать последовательные схемы (то есть, схемы с состояниями) с блоком Combinatorial Logic включением дополнительного входа для состояния блока и питания вывода блока назад в этот вход состояния.
