Декрементное сохраненное целое число

Уменьшите сохраненное целочисленное значение сигнала одним

расширьте все на странице

Библиотека:
Simulink / Additional Math & Discrete / Дополнительная Математика: Шаг - Декремент
HDL Coder / Математические операции

Описание

Блок Decrement Stored Integer уменьшает сохраненное целочисленное значение сигнала одним.

Сигналы с плавающей точкой также уменьшаются одним, и переполнение всегда переносится.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал
скаляр | вектор | матрица

Входной сигнал, заданный как скаляр, вектор или матрица.

Вывод

развернуть все

`Port_1` — Выходной сигнал
скаляр | вектор | матрица

Вывод является сохраненным целочисленным значением входного сигнала, уменьшенного одним. Сигналы с плавающей точкой также уменьшаются одним, и переполнение всегда переносится. Вывод имеет совпадающий тип данных и размерности как вход.

Образцовые примеры

Increment and Decrement Stored Integer Values

Шаг и декрементные сохраненные целочисленные значения

Увеличьте и уменьшите сохраненное целочисленное значение сигнала одним.

Открытая модель

Характеристики блока

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генератор кода явным образом не группирует примитивные блоки, которые составляют неатомарный блок подсистемы маскированный в сгенерированном коде. Эта гибкость допускает более эффективную генерацию кода. В определенных случаях можно достигнуть группировки путем конфигурирования блока подсистемы маскированного, чтобы выполниться как атомарный модуль путем выбора опции Treat as atomic unit.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Для получения дополнительной информации о генерации HDL-кода, смотрите Декрементное Сохраненное Целое число.

Документация

Декрементное сохраненное целое число

Описание

Порты

Входной параметр

`Port_1` — Входной сигнал
скаляр | вектор | матрица

Вывод

`Port_1` — Выходной сигнал
скаляр | вектор | матрица

Образцовые примеры

Шаг и декрементные сохраненные целочисленные значения

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Декрементное сохраненное целое число

Описание

Порты

Входной параметр

Port_1 — Входной сигнал скаляр | вектор | матрица

Вывод

Port_1 — Выходной сигнал скаляр | вектор | матрица

Образцовые примеры

Шаг и декрементные сохраненные целочисленные значения

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

`Port_1` — Входной сигнал
скаляр | вектор | матрица

`Port_1` — Выходной сигнал
скаляр | вектор | матрица

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Преобразуйте алгоритмы с плавающей точкой в фиксированную точку с помощью Fixed-Point Designer™.