Этот пример показывает то, что происходит, когда синусоида подана в активированную подсистему. После выполнения симуляции осциллограф показывает три графика.
Первый из этих графиков показывает исходную синусоиду и абсолютное значение исходной синусоиды, смещенной два. Абсолютное значение синусоиды только показывают, когда подсистема включена. Это происходит между 0 и 2,5 секундами и 5 и 7,5 секундами. Когда подсистема не включена затем, вывод подсистемы сбрасывается к 0. Значение 0 определяется начальным условием выходного порта. Вы видите, когда подсистема включена путем рассмотрения второго графика. Значение 1 указывает, что включено.
Второй график показывает исходное значение разрешать сигнала. Если сигнал находится к верхней части графика затем, подсистема, связанная с первым графиком, включена. Если сигнал находится к нижней части графика затем, подсистема, связанная с третьим графиком, включена. Различие на том, когда подсистемы включены, вызывается логическим блоком NOT.
Третий график показывает исходную синусоиду, и насыщение ограничило синусоиду, смещенную два. Влажное значение синусоиды только показывают, когда подсистема включена. Это происходит между 2,5 и 5 секундами и 7,5 и 10 секундами.
