Divide
Разделите один вход на другой
- Библиотека:
Simulink / Математические операции
HDL Coder / Операции Плавающей точки HDL
HDL Coder / Математические операции
Описание
Блок Divide выводит результат деления его первого входа к его секунде. Входные параметры могут быть скалярами, скаляром и нескалярным, или двумя нескалярами, которые имеют те же размерности. Блок Divide является функционально блоком Product, который имеет две предварительных установки значений параметров блоков:
Умножение —
Element-wise(.*)Количество входных параметров —
*/
Устанавливание значений не по умолчанию или для тех параметров может изменить блок Divide, чтобы быть функционально эквивалентным блоку Product или для блоку Product of Elements.
Порты
Входной параметр
X — Входной сигнал, чтобы умножиться
скаляр | вектор | матрица | массив N-D
Входной сигнал, который будет умножен с другими входными параметрами.
Зависимости
Чтобы включить один или несколько портов X, задайте один или несколько * символы для параметра Number of inputs.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point
÷ — Входной сигнал, чтобы разделиться или инвертировать
скаляр | вектор | матрица | массив N-D
Входной сигнал для операций деления или инверсии.
Зависимости
Чтобы включить один или несколько портов ÷, задайте один или несколько / символы для параметра Number of inputs.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point
Port_1 — Сначала введите, чтобы умножиться или разделиться
скаляр | вектор | матрица | массив N-D
Сначала введите, чтобы умножиться или разделиться, обеспеченный как скаляр, вектор, матрица или массив N-D.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point
Port_N — Энный вход, чтобы умножиться или разделиться
скаляр | вектор | матрица | массив N-D
Энный вход, чтобы умножиться или разделиться, обеспеченный как скаляр, вектор, матрица или массив N-D.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point
Вывод
Port_1 — Выведите вычисленный путем умножения, делясь или инвертируя входные параметры
скаляр | вектор | матрица | массив N-D
Выведите вычисленный путем умножения, делясь или инвертируя входные параметры.
Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point
Параметры
Основной
Number of inputs — Контрольное число входных параметров и тип операции
*/ (значение по умолчанию) | положительный целочисленный скаляр | * или / для каждого входного порта
Управляйте двумя свойствами блока:
Количество входных портов на блоке
Умножен ли каждый вход или разделен на выход
Когда вы задаете:
1
или*или/Блок имеет один входной порт. В поэлементном режиме блок обрабатывает вход как описано для блока Product of Elements. В матричном режиме, если значением параметров является
1или*, блок выводит входное значение. Если значением является/, вход должен быть квадратной матрицей (включая скаляр как вырожденный случай), и блок выводит обратную матрицу. Смотрите Поэлементный Режим и Матричный Режим для получения дополнительной информации.Целочисленное значение> 1
Блок имеет количество входных параметров, данных целочисленным значением. Входы умножены вместе в поэлементном режиме или матричном режиме, как задано параметром Умножения. Смотрите Поэлементный Режим и Матричный Режим для получения дополнительной информации.
Неупомянутая строка двух или больше
*и/'characters'Блок имеет количество входных параметров, данных длиной вектора символов. Каждый вход, который соответствует
*символ умножается в выход. Каждый вход, который соответствует/символ разделен на выход. Операции происходят в поэлементном режиме или матричном режиме, как задано параметром Умножения. Смотрите Поэлементный Режим и Матричный Режим для получения дополнительной информации.
Программируемое использование
Параметры блоков:
Inputs |
| Ввод: символьный вектор |
Значения:
'2' | '*' | '**' | '*/' | '*/*' | ... |
Значение по умолчанию:
'*/' |
Multiplication — Поэлементный (.*) или Матрица (*) умножение
Element-wise(.*) (значение по умолчанию) | Matrix(*)
Задайте, выполняет ли блок Element-wise(.*) или Matrix(*) умножение.
Программируемое использование
Параметры блоков:
Multiplication |
| Ввод: символьный вектор |
Значения:
'Element-wise(.*)' | 'Matrix(*)' |
Значение по умолчанию:
'Element-wise(.*)' |
Multiply over — Все размерности или заданное измерение
All dimensions (значение по умолчанию) | Specified dimension
Задайте размерность, чтобы умножиться по как All dimensions, или Specified dimension. Когда вы выбираете Specified dimension, можно задать Dimension как 1 или 2.
Зависимости
Чтобы включить этот параметр, установите Number of inputs на * и Multiplication к Element-wise (.*).
Программируемое использование
Параметры блоков: CollapseMode |
| Ввод: символьный вектор |
Значения: 'All dimensions' | 'Specified dimension' |
Значение по умолчанию: 'All dimensions' |
Dimension — Размерность, чтобы умножиться
1 2 | ... | N
Задайте размерность, чтобы умножиться по как целое число, меньше чем или равное количеству размерностей входного сигнала.
Зависимости
Чтобы включить этот параметр, установите:
Number of inputs к
*Multiplication к
Element-wise (.*)Multiply over к
Specified dimension
Программируемое использование
Параметры блоков: CollapseDim |
| Ввод: символьный вектор |
Значения:
'1' | '2' | ... |
Значение по умолчанию: '1' |
Sample time — Задайте шаг расчета как значение кроме -1
-1
Задайте шаг расчета как значение кроме-1. Для получения дополнительной информации см. Настройку времени выборки.
Зависимости
Этот параметр не отображается, если он явным образом не установлен в значение кроме -1. Чтобы узнать больше, смотрите Блоки, для Которых Не Рекомендуется Шаг расчета.
Программируемое использование
Параметры блоков:
SampleTime |
| Ввод: символьный вектор |
| Значения: скаляр или вектор |
Значение по умолчанию:
'-1' |
Атрибуты сигнала
Require all inputs to have the same data type — Потребуйте, чтобы все входные параметры имели совпадающий тип данных
off (значение по умолчанию) | on
Задайте, должны ли входные сигналы все иметь совпадающий тип данных. Если вы включаете этот параметр, то ошибка происходит в процессе моделирования, если типы входного сигнала отличаются.
Программируемое использование
Параметры блоков:
InputSameDT |
| Ввод: символьный вектор |
Значения:
'off' | 'on' |
Значение по умолчанию:
'off' |
Output minimum — Минимальное выходное значение для проверки диапазона
[] (значение по умолчанию) | скаляр
Нижнее значение выходной области значений, которую проверяет Simulink®.
Simulink использует минимум, чтобы выполнить:
Проверка диапазона параметра (см., Задает Минимальные и Максимальные значения для Параметров блоков) для некоторых блоков.
Проверка диапазона симуляции (см. Диапазоны сигнала и Включают Проверку диапазона Симуляции).
Автоматическое масштабирование типов данных с фиксированной точкой.
Оптимизация кода, который вы генерируете из модели. Эта оптимизация может удалить алгоритмический код и влиять на результаты некоторых режимов симуляции, такие как SIL или режим external mode. Для получения дополнительной информации смотрите, Оптимизируют использование заданных минимальных и максимальных значений (Simulink Coder).
Примечание
Output minimum не насыщает или отсекает фактический выходной сигнал. Используйте блок Saturation вместо этого.
Программируемое использование
Параметры блоков: OutMin |
| Ввод: символьный вектор |
Значения: '[ ]'| скаляр |
Значение по умолчанию: '[ ]' |
Output maximum — Максимальное выходное значение для проверки диапазона
[] (значение по умолчанию) | скаляр
Верхнее значение выходной области значений это Simulink Check.
Simulink использует максимальное значение, чтобы выполнить:
Проверка диапазона параметра (см., Задает Минимальные и Максимальные значения для Параметров блоков) для некоторых блоков.
Проверка диапазона симуляции (см. Диапазоны сигнала и Включают Проверку диапазона Симуляции).
Автоматическое масштабирование типов данных с фиксированной точкой.
Оптимизация кода, который вы генерируете из модели. Эта оптимизация может удалить алгоритмический код и влиять на результаты некоторых режимов симуляции, такие как SIL или режим external mode. Для получения дополнительной информации смотрите, Оптимизируют использование заданных минимальных и максимальных значений (Simulink Coder).
Примечание
Output maximum не насыщает или отсекает фактический выходной сигнал. Используйте блок Saturation вместо этого.
Программируемое использование
Параметры блоков: OutMax |
| Ввод: символьный вектор |
Значения: '[ ]'| скаляр |
Значение по умолчанию: '[ ]' |
Output data type — Задайте тип выходных данных
Inherit: Inherit via internal rule (значение по умолчанию) | Inherit: Inherit via back propagation | Inherit: Same as first input | double | single | int8 | uint8 | int16 | uint16 | int32 | uint32 | int64 | uint64 | fixdt(1,16) | fixdt(1,16,0) | fixdt(1,16,2^0,0) | <data type expression>
Выберите тип данных для выхода. Тип может быть наследован, задан непосредственно или выражен как объект типа данных, такой как Simulink.NumericType. Для получения дополнительной информации смотрите Типы данных Управляющего сигнала.
Когда вы выбираете наследованную опцию, блок ведет себя можно следующим образом:
Inherit: Inherit via internal rule— Simulink выбирает тип данных, чтобы сбалансировать числовую точность, производительность и размер сгенерированного кода, при принятии во внимание свойств оборудования целевого процессора. Если вы изменяете настройки целевого процессора, тип данных, выбранный внутренним правилом, может измениться. Например, если блок умножает вход типаint8усилениемint16иASIC/FPGAзадан как целенаправленный тип оборудования, типом выходных данных являетсяsfix24. ЕслиUnspecified (assume 32-bit Generic), другими словами, типовой 32-битный микропроцессор, задан как целевой компьютер, типом выходных данных являетсяint32. Если ни один из размеров слова, обеспеченных целевым микропроцессором, не может разместить выходную область значений, программное обеспечение Simulink отображает ошибку в Диагностическом Средстве просмотра.Для программного обеспечения не всегда возможно оптимизировать КПД кода и числовую точность одновременно. Если внутреннее правило не удовлетворяет ваши определенные потребности для числовой точности или производительности, используйте одну из следующих опций:
Задайте тип выходных данных явным образом.
Используйте простой выбор
Inherit: Same as input.Явным образом задайте тип данных по умолчанию, такой как
fixdt(1,32,16)и затем используйте Fixed-Point Tool, чтобы предложить типы данных для вашей модели. Для получения дополнительной информации смотритеfxptdlg.Чтобы задать ваше собственное правило наследования, используйте
Inherit: Inherit via back propagationи затем используйте блок Data Type Propagation. Примеры того, как использовать этот блок, доступны в библиотеке Signal Attributes блок Data Type Propagation Examples.
Inherit: Inherit via back propagation— Используйте тип данных ведущего блока.Inherit: Same as first input— Используйте тип данных первого входного сигнала.
Программируемое использование
Параметры блоков: OutDataTypeStr |
| Ввод: символьный вектор |
Значения: 'Inherit: Inherit via internal rule | 'Inherit: Same as first input' | 'Inherit: Inherit via back propagation' | 'double' | 'single' | 'int8' | 'uint8' | 'int16' | 'uint16' | 'int32' | 'uint32' | 'int64' | 'uint64' | 'fixdt(1,16)' | 'fixdt(1,16,0)' | 'fixdt(1,16,2^0,0)' | '<data type expression>' |
Значение по умолчанию: 'Inherit: Inherit via internal rule' |
Lock output data type setting against changes by the fixed-point tools — Препятствуйте тому, чтобы Fixed-Point Tool заменили тип Выходных данных
off (значение по умолчанию) | on
Выберите этот параметр, чтобы препятствовать тому, чтобы Fixed-Point Tool заменили тип данных Output, который вы задаете на блоке. Для получения дополнительной информации смотрите, что Тип Выходных данных Блокировки Использования Устанавливает (Fixed-Point Designer).
Программируемое использование
Параметры блоков:
LockScale |
| Ввод: символьный вектор |
Значения:
'off' | 'on' |
Значение по умолчанию:
'off' |
Integer rounding mode — Режим Rounding для операций фиксированной точки
Floor (значение по умолчанию) | Ceiling | Convergent | Nearest | Round | Simplest | Zero
Выберите округляющийся режим для операций фиксированной точки. Можно выбрать:
CeilingОкругляет положительные и отрицательные числа к положительной бесконечности. Эквивалентный MATLAB®
ceilфункция.ConvergentНомер раундов к самому близкому представимому значению. Если связь происходит, раунды к самому близкому даже целое число. Эквивалентный
convergentFixed-Point Designer™функция.FloorОкругляет положительные и отрицательные числа к отрицательной бесконечности. Эквивалентный theMATLAB
floorфункция.NearestНомер раундов к самому близкому представимому значению. Если связь происходит, раунды к положительной бесконечности. Эквивалентный Fixed-Point Designer
nearestфункция.RoundНомер раундов к самому близкому представимому значению. Если связь происходит, округляет положительные числа к положительной бесконечности и округляет отрицательные числа к отрицательной бесконечности. Эквивалентный Fixed-Point Designer
roundфункция.SimplestПринимает решение между округлением к полу и округлением к нулю сгенерировать округление кода, который максимально эффективен.
ZeroНомер раундов к нулю. Эквивалентный
fixMATLABфункция.
Для получения дополнительной информации смотрите Округление (Fixed-Point Designer).
Параметры блоков всегда вокруг к самому близкому представимому значению. Чтобы управлять округлением параметров блоков, введите выражение с помощью функции округления MATLAB в поле маски.
Программируемое использование
Параметры блоков:
RndMeth |
| Ввод: символьный вектор |
Значения:
'Ceiling' | 'Convergent' | 'Floor' | 'Nearest' | 'Round' | 'Simplest' | 'Zero' |
Значение по умолчанию:
'Floor' |
Saturate on integer overflow — Метод действия переполнения
off (значение по умолчанию) | on
Задайте, насыщает ли переполнение или переносится.
| Действие | Объяснение | Повлияйте на переполнение | Пример |
|---|---|---|---|
|
Установите этот флажок ( |
Ваша модель имеет возможное переполнение, и вы хотите явную защиту насыщения в сгенерированном коде. |
Переполнение насыщает или к минимальному или к максимальному значению, которое может представлять тип данных. |
Максимальное значение, что |
|
Не устанавливайте этот флажок ( |
Вы хотите оптимизировать КПД своего сгенерированного кода. Вы не хотите чрезмерно определять, как блок обрабатывает сигналы из области значений. Для получения дополнительной информации смотрите Проверку на Ошибки Диапазона сигнала. |
Переполнение переносится к соответствующему значению, которое является представимым, по условию вводят. |
Максимальное значение, что |
Когда вы устанавливаете этот флажок, насыщение применяется к каждой внутренней операции на блоке, не только выходу или результату. Обычно, процесс генерации кода может обнаружить, когда переполнение не возможно. В этом случае генератор кода не производит код насыщения.
Программируемое использование
Параметры блоков: SaturateOnIntegerOverflow |
| Ввод: символьный вектор |
Значения:
'off' | 'on' |
Значение по умолчанию: 'off' |
Примеры модели
Характеристики блока
Типы данных |
|
Прямое сквозное соединение |
|
Многомерные сигналы |
|
Сигналы переменного размера |
|
Обнаружение пересечения нулем |
|
Расширенные возможности
Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.
Ожидаемые различия между симуляцией и генерацией кода
Эти условия могут дать к различным результатам между симуляцией и сгенерированным кодом:
Входные параметры блока Divide содержат
NaNилиinfзначениеБлок Divide генерирует
NaNилиinfво время выполнения
Это различие происходит из-за неличного NaN или inf значения. В таких случаях смотрите свою настройку модели и устраните условия, которые производят NaN или inf.
Оптимизация кода
Процесс сборки Simulink Coder™ предоставляет эффективный код для обратной матрицы и операций деления. Эта таблица описывает преимущества и когда каждое преимущество доступно.
| Преимущество | Маленькие матрицы (2 на 2 к 5 на 5) | Средние матрицы (6 6 к 20 20) | Большие матрицы (больше, чем 20 20) |
|---|---|---|---|
| Более быстрое время выполнения кода, по сравнению с R2011a и более ранние релизы | Да | Нет | Да |
| Уменьшаемый ROM и Использование оперативной памяти, по сравнению с R2011a и более ранними релизами | Да, для действительных значений | Да, для действительных значений | Да, для действительных значений |
| Повторное использование переменных | Да | Да | Да |
| Устранение мертвого кода | Да | Да | Да |
| Сворачивание констант | Да | Да | Да |
| Сворачивание выражения | Да | Да | Да |
| Непротиворечивость с результатами MATLAB Coder | Да | Да | Да |
Для блоков, которые имеют три или больше входных параметров различных размерностей, код может включать дополнительный буфер, чтобы сохранить временные переменные для промежуточных результатов.
Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Примечание
Когда вы развертываете сгенерированный HDL-код на целевой компьютер, убедитесь, что вы устанавливаете параметр signed integer division rounds to в панели Hardware Implementation диалогового окна Configuration Parameters к Zero или Simplest.
Чтобы выполнить оптимизированную HDL операцию деления, соедините блок Product с блоком Divide во взаимном режиме.
Архитектура HDL
Режим по умолчанию
Блок Divide совпадает с блоком Product с набором Number of Inputs к */.
| Архитектура | Параметры | Описание |
|---|---|---|
Linear
default | 'none' | Сгенерируйте деление (/) оператор в HDL-коде. |
ShiftAdd | UsePipelines | Выполните делят операции на фиксированных точках при помощи алгоритма деления невосстановления, который выполняет, несколько переключают и добавляют операции, чтобы вычислить частное. Эта архитектура обеспечивает улучшенную точность по сравнению с методом приближения Ньютона-Raphson. Когда вы используете эту архитектуру, чтобы достигнуть более высокой максимальной частоты часов на целевом устройстве FPGA, оставить свойство блока UsePipelines HDL |
Взаимный режим
Когда Number of Inputs установлен в /, блок Divide находится во взаимном режиме.
Этот блок имеет реализации мультицикла, которые вводят дополнительную задержку в сгенерированном коде. Чтобы видеть добавленную задержку, просмотрите сгенерированную модель или модель валидации. См. Сгенерированную Модель Модели и Валидации (HDL Coder).
Во взаимном режиме блок Divide имеет реализации блока HDL, описанные в следующей таблице.
| Архитектура | Параметры | Дополнительные циклы задержки | Описание |
|---|---|---|---|
defaultLinear | 'none' | 0 | Когда вы вычисляете обратную величину, использование, HDL делится ( |
ReciprocalRsqrtBasedNewton | Iterations | Подписанный вход: Вход без знака: | Используйте итеративный метод Ньютона. Выберите эту опцию, чтобы оптимизировать область. Значение по умолчанию для Рекомендуемое значение для |
ReciprocalRsqrtBasedNewtonSingleRate | Iterations | Подписанный вход: ( Вход без знака: ( | Используйте конвейерный метод Ньютона одного уровня. Выберите эту опцию, чтобы оптимизировать скорость, или если вы хотите одну реализацию уровня. Значение по умолчанию для Рекомендуемое значение для |
ShiftAdd | UsePipelines | Подписанный вход: (Введите wordlength + 4), Вход без знака: (Введите wordlength + 4), | Выполните взаимную операцию на входе фиксированной точки при помощи алгоритма деления невосстановления, который выполняет, несколько переключают и добавляют операции, чтобы вычислить обратную величину. Эта архитектура обеспечивает улучшенную точность по сравнению с методом приближения Ньютона-Raphson. Когда вы используете эту архитектуру, чтобы достигнуть более высокой максимальной частоты часов на целевом устройстве FPGA, оставить свойство блока UsePipelines HDL |
Итерационный метод Ньютона-Raphson:
ReciprocalRsqrtBasedNewton и ReciprocalRsqrtBasedNewtonSingleRate реализуйте метод Ньютона-Raphson с:
Свойства блока HDL
| Общий | |
|---|---|
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. |
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. |
| DSPStyle | Синтез приписывает для отображения множителя. Значением по умолчанию является Используйте это свойство с:
|
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| UsePipelines | Свойство HDL, которое задает, использовать ли конвейерную реализацию в делении фиксированной точки и взаимных операциях. Эта реализация обеспечивает более высокую максимальную частоту часов на целевом устройстве FPGA. См. также UsePipelines (HDL Coder). |
| Нативная плавающая точка | |
|---|---|
| HandleDenormals | Задайте, хотите ли вы, чтобы HDL Coder вставил дополнительную логику, чтобы обработать нестандартные числа в вашем проекте. Нестандартные числа являются числами, которые имеют величины меньше, чем самое маленькое число с плавающей запятой, которое может быть представлено без начальных нулей в мантиссе. Значением по умолчанию является |
| LatencyStrategy | Задайте, сопоставить ли блоки в вашем проекте к |
| NFPCustomLatency | Чтобы задать значение, установите LatencyStrategy на |
| MantissaMultiplyStrategy | Задайте, как реализовать операцию умножения мантиссы во время генерации кода. При помощи различных настроек можно управлять использованием DSP на целевом устройстве FPGA. Значением по умолчанию является |
| DivisionAlgorithm | Задайте, использовать ли Основание 2 или Основание 4 алгоритма, чтобы выполнить деление с плавающей точкой. Режим Radix 2 предлагает компромисс между задержкой и частотой. Режим Radix 4 предлагает компромисс между задержкой и использованием ресурсов. Для получения дополнительной информации смотрите DivisionAlgorithm (HDL Coder). |
Поддержка комплексных данных
Этот блок не поддерживает генерацию кода для деления с комплексными сигналами.
Ограничения
Когда вы используете блок Divide во взаимном режиме, следующие ограничения применяются:
Когда вы используете фиксированные точки, ввод и вывод должен быть скаляром. Чтобы использовать векторные входные параметры, задайте
Mathархитектура и вход значение с плавающей точкой.Только
Zeroокругление режима поддерживается.Необходимо выбрать опцию Saturate on integer overflow на блоке.
Для блока Divide, только Zero и Simplest поддерживаются округляющиеся режимы.