Этот пример показывает то, что происходит, когда синусоида подана в Если блок. После выполнения симуляции осциллограф показывает три графика. Этот пример спроектирован, чтобы выдержать сравнение Если блок с активированными подсистемами.
Первый из этих графиков показывает исходную синусоиду и абсолютное значение исходной синусоиды, возмещенной два. Абсолютное значение синусоиды только показывают, когда подсистема выполняется. Это происходит между 0 и 2,5 секундами и 5 и 7,5 секундами. Когда подсистема не выполняется затем, выход подсистемы сбрасывается к 0. Значение 0 определяется начальным условием выходного порта. Вы видите, когда подсистема выполняется путем рассмотрения второго графика. Значение 1 указывает, что выполняется.
Второй график показывает исходное значение входного сигнала. Если сигнал находится к верхней части графика затем, если подсистема, связанная с первым графиком, выполняется. Если сигнал еще находится к нижней части графика затем, подсистема, связанная с третьим графиком, выполняется.
Третий график показывает исходную синусоиду, и насыщение ограничило синусоиду, возмещенную два. Влажное значение синусоиды только показывают, когда подсистема выполняется. Это происходит между 2,5 и 5 секундами и 7,5 и 10 секундами.
