Real-Imag to Complex

Преобразуйте действительные и/или мнимые входные параметры, чтобы объединить сигнал

Библиотека:
Simulink / Математические операции
HDL Coder / Математические операции

Описание

Блок Real-Imag to Complex преобразует действительные и/или мнимые входные параметры в выходной сигнал с комплексным знаком.

Входные параметры могут оба быть массивами (векторы или матрицы) равных размерностей, или один вход может быть массивом и другим скаляр. Если блоку вводили массив, выход является комплексным массивом тех же размерностей. Элементы действительного входа сопоставляют с действительными частями соответствующих элементов комплексного выхода. Мнимый вход так же сопоставляет с мнимыми частями сигналов комплексного выхода. Если один вход является скаляром, он сопоставляет с соответствующим компонентом (действительный или мнимый) всех сигналов комплексного выхода.

Порты

Входной параметр

развернуть все

`Re` — Действительная часть комплексного выхода
скаляр | вектор | матрица

Действительное значение, которое будет преобразовано в выходной сигнал с комплексным знаком, заданный как скаляр, вектор или матрица.

`Im` — Мнимая часть комплексного выхода
скаляр | вектор | матрица

Мнимое значение, которое будет преобразовано в выходной сигнал с комплексным знаком, заданный как скаляр, вектор или матрица.

`Port_1` — Действительная или мнимая часть комплексного выхода
скаляр | вектор | матрица

Действительное или мнимое значение, чтобы преобразовать в сигнал комплексного выхода, заданный как конечный скаляр, вектор или матрица.

Вывод

развернуть все

`Port_1` — Комплексный сигнал
скаляр | вектор | матрица

Комплексный сигнал, сформированный из действительных и мнимых значений.

Параметры

развернуть все

`Input` — Действительный, мнимый, или оба
`Real` (значение по умолчанию) | `Imag` | `Real and imag`

Задайте тип входа: действительный вход, мнимый вход или оба.

Программируемое использование

Параметры блоков: Input

Ввод: символьный вектор

Значения: 'Real and imag' | 'Real' | 'Imag'

Значение по умолчанию: 'Real and imag'

`Imag part` — Мнимая часть комплексного выхода
0 (значение по умолчанию) | конечный скаляр, вектор или матрица

Задайте мнимое значение, чтобы использовать при преобразовании входа в выходной сигнал с комплексным знаком.

Зависимости

Чтобы включить этот параметр, установите Input на Real.

Программируемое использование

Параметры блоков: ConstantPart

Ввод: символьный вектор

Значения: мнимое значение

Значение по умолчанию: '0'

`Real part` — Действительная часть комплексного выхода
0 (значение по умолчанию) | конечный скаляр, вектор или матрица

Задайте постоянное действительное значение, чтобы использовать при преобразовании входа в выходной сигнал с комплексным знаком.

Зависимости

Чтобы включить этот параметр, установите Input на Imag.

Программируемое использование

Параметры блоков: ConstantPart

Ввод: символьный вектор

Значения: конечный, скаляр с действительным знаком, вектор или матрица

Значение по умолчанию: '0'

`Sample time` — Задайте шаг расчета как значение кроме `-1`
-1 (значение по умолчанию) | скаляр | вектор

Задайте шаг расчета как значение кроме-1. Для получения дополнительной информации см. Настройку времени выборки.

Зависимости

Этот параметр не отображается, если он явным образом не установлен в значение кроме -1. Чтобы узнать больше, смотрите Блоки, для Которых Не Рекомендуется Шаг расчета.

Программируемое использование

Параметры блоков: SampleTime

Ввод: символьный вектор

Значения: скаляр или вектор

Значение по умолчанию: '-1'

Примеры модели

Construct Complex Signal from Real and Imaginary Parts

Создайте комплексный сигнал из действительных и мнимых частей

Используйте Действительное-Imag для блока Complex, чтобы создать сигнал с комплексным знаком из действительных и мнимых частей.

Открытая модель

Характеристики блока

Типы данных	`double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Документация

Real-Imag to Complex

Описание

Порты

Входной параметр

`Re` — Действительная часть комплексного выхода
скаляр | вектор | матрица

`Im` — Мнимая часть комплексного выхода
скаляр | вектор | матрица

`Port_1` — Действительная или мнимая часть комплексного выхода
скаляр | вектор | матрица

Вывод

`Port_1` — Комплексный сигнал
скаляр | вектор | матрица

Параметры

`Input` — Действительный, мнимый, или оба
`Real` (значение по умолчанию) | `Imag` | `Real and imag`

Программируемое использование

`Imag part` — Мнимая часть комплексного выхода
0 (значение по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программируемое использование

`Real part` — Действительная часть комплексного выхода
0 (значение по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программируемое использование

`Sample time` — Задайте шаг расчета как значение кроме `-1`
-1 (значение по умолчанию) | скаляр | вектор

Зависимости

Программируемое использование

Примеры модели

Создайте комплексный сигнал из действительных и мнимых частей

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Real-Imag to Complex

Описание

Порты

Входной параметр

Re — Действительная часть комплексного выхода скаляр | вектор | матрица

Im — Мнимая часть комплексного выхода скаляр | вектор | матрица

Port_1 — Действительная или мнимая часть комплексного выхода скаляр | вектор | матрица

Вывод

Port_1 — Комплексный сигнал скаляр | вектор | матрица

Параметры

Input — Действительный, мнимый, или оба Real (значение по умолчанию) | Imag | Real and imag

Программируемое использование

Imag part — Мнимая часть комплексного выхода0 (значение по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программируемое использование

Real part — Действительная часть комплексного выхода0 (значение по умолчанию) | конечный скаляр, вектор или матрица

Зависимости

Программируемое использование

Sample time — Задайте шаг расчета как значение кроме -1-1 (значение по умолчанию) | скаляр | вектор

Зависимости

Программируемое использование

Примеры модели

Создайте комплексный сигнал из действительных и мнимых частей

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

`Re` — Действительная часть комплексного выхода
скаляр | вектор | матрица

`Im` — Мнимая часть комплексного выхода
скаляр | вектор | матрица

`Port_1` — Действительная или мнимая часть комплексного выхода
скаляр | вектор | матрица

`Port_1` — Комплексный сигнал
скаляр | вектор | матрица

`Input` — Действительный, мнимый, или оба
`Real` (значение по умолчанию) | `Imag` | `Real and imag`

`Imag part` — Мнимая часть комплексного выхода
0 (значение по умолчанию) | конечный скаляр, вектор или матрица

`Real part` — Действительная часть комплексного выхода
0 (значение по умолчанию) | конечный скаляр, вектор или матрица

`Sample time` — Задайте шаг расчета как значение кроме `-1`
-1 (значение по умолчанию) | скаляр | вектор

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.