Rounding Function
Примените функции округления к сигналу
- Библиотека:
Simulink / Математические операции
Описание
Блок Rounding Function округляет каждый элемент входного сигнала, чтобы произвести выходной сигнал.
Вы выбираете тип округления из списка параметров Function. Имя выбранной функции появляется на блоке.
Совет
Используйте блок Rounding Function, когда это необходимо, векторный или матричный выход.
Порты
Входной параметр
Port_1 — Входной сигнал
скаляр | вектор | матрица
Входной сигнал, к которому применяется функция округления.
Типы данных: single | double
Вывод
Port_1 — Выходной сигнал
скаляр | вектор | матрица
Выходной сигнал после функции округления применяется к входному сигналу. Выходной сигнал имеет те же размерности и тип данных как вход. Каждый элемент выходного сигнала является результатом применения выбранной функции округления к соответствующему элементу входного сигнала.
Типы данных: single | double
Параметры
Function — Функция округления
floor (значение по умолчанию) | ceil | round | fix
Выберите функция округления применилась к входному сигналу.
| Функция округления | Раунды каждый элемент входного сигнала |
|---|---|
floor | К самому близкому целочисленному значению к минус бесконечность |
ceil | К самому близкому целому числу к положительной бесконечности |
round | К самому близкому целому числу |
fix | К самому близкому целому числу по направлению к нулю |
Программируемое использование
Параметры блоков: Operator |
| Ввод: символьный вектор |
Значения: 'floor' | 'ceil' | 'round' | 'fix' |
Значение по умолчанию: 'floor' |
Sample time — Задайте шаг расчета как значение кроме -1
-1
Задайте шаг расчета как значение кроме-1. Для получения дополнительной информации см. Настройку времени выборки.
Зависимости
Этот параметр не отображается, если он явным образом не установлен в значение кроме -1. Чтобы узнать больше, смотрите Блоки, для Которых Не Рекомендуется Шаг расчета.
Программируемое использование
Параметры блоков:
SampleTime |
| Ввод: символьный вектор |
| Значения: скаляр или вектор |
Значение по умолчанию:
'-1' |
Характеристики блока
Типы данных |
|
Прямое сквозное соединение |
|
Многомерные сигналы |
|
Сигналы переменного размера |
|
Обнаружение пересечения нулем |
|
Расширенные возможности
Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.
Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.
HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.
Требования генерации HDL-кода
Генерация HDL-кода для блока требует, чтобы вы использовали один типы данных в качестве входных параметров с блоком и включили нативный режим с плавающей точкой. В диалоговом окне Configuration Parameters, на HDL Code Generation> панель Floating Point, для Library, выбирают Native Floating Point. Чтобы узнать больше об использовании нативного режима с плавающей точкой, смотрите Начало работы с Собственным компонентом HDL Coder Поддержка С плавающей точкой (HDL Coder) и Сгенерируйте Независимый от цели HDL-код с Собственным компонентом, С плавающей точкой (HDL Coder).
Архитектура HDL
Этот блок имеет одну, архитектуру HDL по умолчанию.
Свойства блока HDL
| Общий | |
|---|---|
| ConstrainedOutputPipeline | Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. |
| InputPipeline | Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| OutputPipeline | Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. |
| Нативная плавающая точка | |
|---|---|
| LatencyStrategy | Задайте, сопоставить ли блоки в вашем проекте к |
| NFPCustomLatency | Чтобы задать значение, установите LatencyStrategy на |
Поддержка комплексных данных
Этот блок поддерживает генерацию кода для комплексных сигналов.