Tapped Delay

Задержите скалярный сигнал несколько периодов расчета и выведите все задержанные версии

Библиотека:
Simulink / Дискретный
HDL Coder / Дискретный

Описание

Блок Tapped Delay задерживает вход конкретным количеством периодов расчета и обеспечивает выходной сигнал для каждой задержки. Например, когда вы задаете 4 поскольку Number of delays и Order output starting with является Oldest, блок обеспечивает четыре выходных параметров — первое, задержанное четырьмя периодами расчета, второе, задержанное три, и так далее. Используйте этот блок, чтобы дискретизировать сигнал вовремя или передискретизировать сигнал на различном уровне.

Блок принимает один скалярный вход и генерирует выходной вектор, который содержит данные для каждой инкрементной задержки. Задайте порядок задержанных сигналов в выходном векторе параметром Order output vector starting with:

Oldest заказывает выходной вектор начиная с самой старой версии задержки и заканчивающийся новейшей версией задержки.
Newest заказывает выходной вектор начиная с новейшей версии задержки и заканчивающийся самой старой версией задержки.

Задайте выходной вектор в течение первого периода выборки параметром Initial condition. Тщательный выбор этого параметра может смягчить нежелательное выходное поведение.

Задайте время между выборками параметром Sample time. Задайте количество задержек параметром Number of delays. Значение -1 дает блоку команду наследовать количество задержек обратной связью. Каждая задержка эквивалентна ^z-1 оператору дискретного времени, который представляет блок Unit Delay.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал
скаляр

Входной сигнал, чтобы задержаться.

Вывод

развернуть все

`Port_1` — Задержанные версии входного сигнала
скаляр | вектор

Все версии задержанного входного сигнала. Используйте параметр Order output vector starting with, чтобы задать порядок задержанных сигналов в выходном векторе.

Параметры

развернуть все

`Initial condition` — Начальный выход
0.0 (значение по умолчанию) | скаляр

Задайте начальный выход симуляции. Параметр Initial condition преобразован от двойного до типа входных данных оффлайн раунд-к-самому-близкому использования и насыщение.

Ограничения

Начальным условием этого блока не может быть inf или NaN.

Программируемое использование

Параметры блоков: vinit

Ввод: символьный вектор

Значения: скаляр

Значение по умолчанию: '0.0'

`Sample time` — Время между выборками
-1 (значение по умолчанию) | скаляр | вектор

Задайте временной интервал между выборками. Чтобы наследовать шаг расчета, установите этот параметр на -1. Для получения дополнительной информации см. Настройку времени выборки.

Программируемое использование

Параметры блоков: samptime

Ввод: символьный вектор

Значения: скаляр | вектор

Значение по умолчанию: '-1'

`Number of delays` — Количество операторов дискретного времени
4 (значение по умолчанию) | положительная скалярная величина | `-1` (для наследованного)

Задайте количество операторов дискретного времени как положительная скалярная величина или -1 для наследованного.

Программируемое использование

Параметры блоков: NumDelays

Ввод: символьный вектор

Значения: положительная скалярная величина | -1 (наследованный)

Значение по умолчанию: '4'

`Order output vector starting with` — Порядок выхода
`Oldest` (значение по умолчанию) | `Newest`

Задайте, вывести ли самую старую версию задержки сначала или новейшую версию задержки сначала.

Программируемое использование

Параметры блоков: DelayOrder

Ввод: символьный вектор

Значения: 'Oldest' | 'Newest'

Значение по умолчанию: 'Oldest'

`Include current input in output vector` — Включайте текущий вход в выходной вектор
`off` (значение по умолчанию) | `on`

Установите этот флажок, чтобы включать текущий вход в выходной вектор.

Программируемое использование

Параметры блоков: includeCurrent

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

Примеры модели

Fixed-Point S-Functions: Product and Sum

S-функции фиксированной точки: продукт и сумма

Как осуществить пользовательскую S-функцию языка C, записанную, чтобы вычислить фиксированную точку "продукт и сумма" операция. Чтобы видеть исходный код для S-функции, используйте контекстное меню щелчка правой кнопкой, чтобы выбрать "Block Parameters". Когда диалоговое окно появится, нажмите кнопку Edit.

Открытая модель

Internet Low Bitrate Codec (iLBC) for VoIP

Интернет-низкоскоростной кодек (iLBC) для VoIP

Реализует интернет-Низкоскоростной кодек (iLBC) и иллюстрирует его использование. iLBC спроектирован для кодирования и декодирования речи для передачи через VoIP (Речь По межсетевому протоколу).

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`no`
Сигналы переменного размера	`no`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).
ResetType	Подавите генерацию логики сброса. Значением по умолчанию является `default`, который генерирует логику сброса. См. также ResetType (HDL Coder).

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Документация

Tapped Delay

Описание

Порты

Входной параметр

`Port_1` — Входной сигнал
скаляр

Вывод

`Port_1` — Задержанные версии входного сигнала
скаляр | вектор

Параметры

`Initial condition` — Начальный выход
0.0 (значение по умолчанию) | скаляр

Ограничения

Программируемое использование

`Sample time` — Время между выборками
-1 (значение по умолчанию) | скаляр | вектор

Программируемое использование

`Number of delays` — Количество операторов дискретного времени
4 (значение по умолчанию) | положительная скалярная величина | `-1` (для наследованного)

Программируемое использование

`Order output vector starting with` — Порядок выхода
`Oldest` (значение по умолчанию) | `Newest`

Программируемое использование

`Include current input in output vector` — Включайте текущий вход в выходной вектор
`off` (значение по умолчанию) | `on`

Программируемое использование

Примеры модели

S-функции фиксированной точки: продукт и сумма

Интернет-низкоскоростной кодек (iLBC) для VoIP

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

Документация

Tapped Delay

Описание

Порты

Входной параметр

Port_1 — Входной сигнал скаляр

Вывод

Port_1 — Задержанные версии входного сигнала скаляр | вектор

Параметры

Initial condition — Начальный выход0.0 (значение по умолчанию) | скаляр

Ограничения

Программируемое использование

Sample time — Время между выборками-1 (значение по умолчанию) | скаляр | вектор

Программируемое использование

Number of delays — Количество операторов дискретного времени4 (значение по умолчанию) | положительная скалярная величина | -1 (для наследованного)

Программируемое использование

Order output vector starting with — Порядок выхода Oldest (значение по умолчанию) | Newest

Программируемое использование

Include current input in output vector — Включайте текущий вход в выходной вектор off (значение по умолчанию) | on

Программируемое использование

Примеры модели

S-функции фиксированной точки: продукт и сумма

Интернет-низкоскоростной кодек (iLBC) для VoIP

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Представлено до R2006a

Документация Simulink

Поддержка

`Port_1` — Входной сигнал
скаляр

`Port_1` — Задержанные версии входного сигнала
скаляр | вектор

`Initial condition` — Начальный выход
0.0 (значение по умолчанию) | скаляр

`Sample time` — Время между выборками
-1 (значение по умолчанию) | скаляр | вектор

`Number of delays` — Количество операторов дискретного времени
4 (значение по умолчанию) | положительная скалярная величина | `-1` (для наследованного)

`Order output vector starting with` — Порядок выхода
`Oldest` (значение по умолчанию) | `Newest`

`Include current input in output vector` — Включайте текущий вход в выходной вектор
`off` (значение по умолчанию) | `on`

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.