Real Burst Q-less QR Decomposition

Разложение Q-less QR для матриц с действительным знаком

Библиотека:
Fixed-Point Designer / Матричные операции

Описание

Блок Real Burst Q-less QR Decomposition использует разложение QR, чтобы вычислить размер экономики верхне-треугольный фактор R разложения QR A = Q R, где A является матрицей с действительным знаком, не вычисляя Q. Решением A 'Ax = B является x = R \R '\b.

Создание

fixed.getQlessQRDecompositionModel(A,B) генерирует модель шаблона, содержащую блок Real Burst Q-less QR Decomposition для входных матриц с действительным знаком A и B.

Порты

Входной параметр

развернуть все

`A(i,:)` — Строки действительного матричного A
вектор

Строки действительного матричного A в виде вектора. A является m-by-n матрица где m ≥ 2 и n ≥ 2. Если A является типом данных с фиксированной точкой, A должен быть подписан и масштабирование двоичной точки использования. Представление наклонного смещения не поддержано для типов данных с фиксированной точкой.

Типы данных: single | double | fixed point

`validIn` — Допустимы ли входные параметры
Булев скаляр

Допустимы ли входные параметры в виде булева скаляра. Этот управляющий сигнал указывает, когда данные из входного порта A(i,:) допустимы. Когда это значение равняется 1 (true) и значение ready равняется 1 (true), блок получает значения во входном порту A(i,:). Когда это значение 0 (false), блок игнорирует входные выборки.

Типы данных: Boolean

`restart` — Очистить ли внутренние состояния
Булев скаляр

Очистить ли внутренние состояния в виде булева скаляра. Когда это значение равняется 1 (true), блок останавливает текущее вычисление и очищает все внутренние состояния. Когда это значение 0 (false) и значение в validIn равняется 1 (true), блок начинает новый подкадр.

Типы данных: Boolean

Вывод

развернуть все

`R(i,:)` — Строки верхней треугольной матрицы R
скаляр | вектор

Строки размера экономики матрица разложения QR R, возвращенный как скаляр или вектор. R является верхней треугольной матрицей. Выход в R(i,:) имеет совпадающий тип данных как вход в A(i,:).

Типы данных: single | double | fixed point

`validOut` — Допустимы ли выходные данные
Булев скаляр

Допустимы ли выходные данные в виде булева скаляра. Этот управляющий сигнал указывает, когда данные в выходном порту R(i,:) допустимы. Когда это значение равняется 1 (true), блок успешно вычислил матричный R. Когда это значение 0 (false), выходные данные не допустимо.

Типы данных: Boolean

`ready` — Готов ли блок
Булев скаляр

Готов ли блок, возвращенный как булев скаляр. Этот управляющий сигнал указывает, когда блок готов к новым входным данным. Когда этим значением является 1 TRUE) и validIn является 1 TRUE), блок принимает входные данные в следующем временном шаге. Когда этим значением является 0 ложь), блок игнорирует входные данные в следующем временном шаге.

Типы данных: Boolean

Параметры

развернуть все

`Number of rows in matrix A` — Количество строк в матричном A
4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Количество строк во входной матрице A в виде положительного скаляра с целочисленным знаком.

Программируемое использование

Параметры блоков: m

Ввод: символьный вектор

Значения: положительный скаляр с целочисленным знаком

Значение по умолчанию: 4

`Number of columns in matrix A` — Количество столбцов в матричном A
4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Количество столбцов во входной матрице A в виде положительного скаляра с целочисленным знаком.

Программируемое использование

Параметры блоков: n

Ввод: символьный вектор

Значения: положительный скаляр с целочисленным знаком

Значение по умолчанию: 4

Примеры модели

Implement Hardware-Efficient Complex Burst QR Decomposition

Реализуйте эффективный оборудованием комплексный пакет разложение QR

Демонстрирует, как вычислить разложение QR комплексных матриц с помощью эффективного оборудованием кода MATLAB® в Simulink®. Эта модель совместно использует вычислительные ресурсы через шаги Алгоритма разложения QR. Это таким образом использует меньше на ресурсах чипа, чем полностью конвейерный подход при принесении в жертву некоторой общей пропускной способности.

Открыть скрипт

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

Общий
ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Ограничения

Типы данных с фиксированной точкой поддержек только.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

A должен быть подписан и масштабирование двоичной точки использования. Представление наклонного смещения не поддержано для типов данных с фиксированной точкой.

Документация

Real Burst Q-less QR Decomposition

Описание

Создание

Порты

Входной параметр

`A(i,:)` — Строки действительного матричного A
вектор

`validIn` — Допустимы ли входные параметры
Булев скаляр

`restart` — Очистить ли внутренние состояния
Булев скаляр

Вывод

`R(i,:)` — Строки верхней треугольной матрицы R
скаляр | вектор

`validOut` — Допустимы ли выходные данные
Булев скаляр

`ready` — Готов ли блок
Булев скаляр

Параметры

`Number of rows in matrix A` — Количество строк в матричном A
4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Программируемое использование

`Number of columns in matrix A` — Количество столбцов в матричном A
4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Программируемое использование

Примеры модели

Реализуйте эффективный оборудованием комплексный пакет разложение QR

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Ограничения

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Введенный в R2020a

Документация Fixed-Point Designer

Поддержка

Документация

Real Burst Q-less QR Decomposition

Описание

Создание

Порты

Входной параметр

A(i,:) — Строки действительного матричного A вектор

validIn — Допустимы ли входные параметры Булев скаляр

restart — Очистить ли внутренние состояния Булев скаляр

Вывод

R(i,:) — Строки верхней треугольной матрицы R скаляр | вектор

validOut — Допустимы ли выходные данные Булев скаляр

ready — Готов ли блок Булев скаляр

Параметры

Number of rows in matrix A — Количество строк в матричном A4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Программируемое использование

Number of columns in matrix A — Количество столбцов в матричном A4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Программируемое использование

Примеры модели

Реализуйте эффективный оборудованием комплексный пакет разложение QR

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Ограничения

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Введенный в R2020a

Документация Fixed-Point Designer

Поддержка

`A(i,:)` — Строки действительного матричного A
вектор

`validIn` — Допустимы ли входные параметры
Булев скаляр

`restart` — Очистить ли внутренние состояния
Булев скаляр

`R(i,:)` — Строки верхней треугольной матрицы R
скаляр | вектор

`validOut` — Допустимы ли выходные данные
Булев скаляр

`ready` — Готов ли блок
Булев скаляр

`Number of rows in matrix A` — Количество строк в матричном A
4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

`Number of columns in matrix A` — Количество столбцов в матричном A
4 (значение по умолчанию) | положительный скаляр с целочисленным знаком

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.