Введение

В этом примере вы создадите исходный проект, который получает аудиовход от Zedboard, выполняет некоторую обработку на нем и передает обработанные аудиоданные из Zedboard. Вы также генерируете ядра IP для периферийных интерфейсов с помощью HDL Workflow Advisor.

Чтобы выполнить обработку аудиоданных на Zedboard, вам нужны следующие 2 протокола:

Вышеупомянутая фигура является схемой высокоуровневой архитектуры, которая показывает, как исходный проект используется IP Алгоритма фильтрации. I2S IP действует на частоте на 50 МГц, тогда как можно хотеть запустить IP Алгоритма фильтрации на более высокой частоте. Этой частотой управляют на Шаге 1.4 в HDL Workflow Advisor. В этом примере примите, что фильтр действует на уровне 80 МГц. Поскольку I2S и дюйм/с Алгоритма фильтрации действуют на различных частотах, нам нужен FIFOs, чтобы обработать пересечение области часов. В зависимости от типа выбранного фильтра IP Алгоритма фильтрации фильтрует область значений частот от входящих аудиоданных и раздает отфильтрованные аудиоданные. В вышеупомянутой фигуре IP Алгоритма фильтрации является нашим основным алгоритмом, который мы моделируем в Simulink. В то время как IP FIFO обеспечивается в Vivado, I2C и дюйм/с I2S должны быть созданы. Здесь, у пользователя есть 3 варианта: (a) используйте предварительно группированный IP, например, если вы существуете, (b) смоделируйте его в Simulink и сгенерируйте ядро IP использование рабочего процесса генерации ядра IP или (c) используйте устаревший HDL-код. Чтобы создать IP из устаревшего HDL-кода, используйте модель Simulink для черного квадрата HDL-код и сгенерируйте ядро IP от него. Дюйм/с FIFO обрабатывает область часов, пересекающуюся между входящими аудиоданными на уровне 50 МГц и IP фильтра, достигающим 80 МГц. I2C, I2S, PLL, дюйм/с FIFO и Система обработки являются частью исходного проекта.

Следующие шаги используются, чтобы создать исходный проект, описанный выше:

1. Сгенерируйте Ядра IP для периферийных интерфейсов с помощью HDL Workflow Advisor

В этом примере,

1.1 Создание IP I2C

Для создания IP I2C, чтобы сконфигурировать Аудиокодек ADAU1761, пошлите к Генерации Ядра IP Контроллера I2C IP Сконфигурировать статью Audio Codec Chip.

1.2 Создание I2S IP

Спроектируйте модель в Simulink с функцией MATLAB, которая реализует протокол I2S.

modelname = 'hdlcoder_I2S_adau1761';
open_system(modelname);

Создайте испытательный стенд в модели, чтобы подражать входящим аудиоданным от кодека.

Накормите этими данными блок Subsystem, который делает операцию I2S. Проверьте выход Подсистемы на Осциллографе.

Запустите HDL Workflow Advisor с подсистемы DUT. В Задаче 1.1, сохраните те же настройки как те из IP I2C сгенерированными ранее. в Задаче 1.2, устанавливает Интерфейсы Целевой платформы как показано ниже:

Запустите Задачу 3.2 и сгенерируйте IP ядро.

2. Создайте пользовательский исходный проект аудиокодека в Vivado

I2C, I2S и дюйм/с FIFO включены в пользовательский исходный проект. Чтобы создать пользовательский исходный проект, отошлите к разделу "Create and export a custom reference design using Xilinx Vivado" в Задавании и Регистре Пользовательский Совет и Исходный проект для примера Рабочего процесса Zynq.

Ключевые пункты, которые будут отмечены при создании этого пользовательского исходного проекта:

Следующие сигналы, запущенные между исходным проектом на Zynq Soc и аудиокодеком на Zedboard:

Пользовательский исходный проект аудиокодека, созданный для этого примера, показывают ниже:

3. Создайте файл определения исходного проекта

Следующий код описывает содержимое файла определения исходного проекта Zedboard plugin_rd.m для вышеупомянутого исходного проекта. Для получения дополнительной информации о том, как задать и указать пользовательскую плату, относится, чтобы Задать и Указать Пользовательский Совет и Исходный проект для примера Рабочего процесса Zynq.

Перейдите к папке Zedboard с помощью следующей команды:

cd ([matlabroot '/toolbox/hdlcoder/hdlcoderdemos/customboards/Zedboard']);

Все файлы, которые требуются для исходного проекта, такого как файлы ядра IP, файлы XDC, plugin_rd файл и т.д., должны быть добавлены к пути MATLAB в папке Zedboard с помощью иерархии, показанной ниже. Сгенерированные файлы ядра IP пользователя должны быть в +vivado папке. plugin_rd.m, tcl файлы и xdc файлы должен быть в папке плагина исходного проекта, например, +vivado_audio_filter_2017_2 папкой.

4. Проверьте исходный проект

Для того, чтобы гарантировать, что исходный проект и интерфейсы в исходном проекте работают как ожидалось, проектируют модель Simulink, которая только отправляет аудио через IP Алгоритма, интегрируйте его с исходным проектом и протестируйте его на Zedboard. Пользователь должен смочь услышать аудио цикл назад.

modelname = 'hdlcoder_audio_pass_through';
open_system(modelname);

Интерфейсы в модели должны быть выбраны как показано ниже:

Чтобы сгенерировать ядро IP из модели и интегрировать его с исходным проектом аудиокодека, обратитесь к Выполнению аудиофильтра на живом аудиовходе с помощью примера платы Zynq.