Bit Slice

Возвратите поле последовательных битов от входного сигнала

Библиотека

HDL Coder / Логика и Битовые операции

Описание

Блок Bit Slice возвращает поле последовательных битов от входного сигнала. Задайте более низкие и верхние контуры битового поля при помощи основанных на нуле индексов в параметрах MSB Position и LSB Position.

Параметры

MSB Position

Задает позицию двоичного разряда (основанную на нуле) из старшего значащего бита (MSB) поля, чтобы извлечь. Значение по умолчанию равняется 7.

Для входного размера слова WS, LSB Position и MSB Position должны удовлетворить следующим ограничениям:

WS > MSB Position >= LSB Position >= 0;

Размер слова выхода вычисляется as (MSB Position - LSB Position) + 1.

LSB Position

Задает позицию двоичного разряда (основанную на нуле) из младшего значащего бита (LSB) поля, чтобы извлечь. Значением по умолчанию является 0.

Порты

Блок имеет следующие порты:

Входной параметр

Поддерживаемые типы данных: фиксированная точка, целое число (подписанный или без знака), булевская переменная
Максимальная битная ширина: 128

Вывод

Поддерживаемые типы данных: фиксированная точка без знака или беззнаковое целое.

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

Общий
ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline.
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline.
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline.

Смотрите также

Блоки

Bit Concat | Bit Reduce | Bit Rotate | Bit Shift

Введенный в R2014a

Документация HDL Coder

Поддержка

Памятка переводчика

1. Если смысл перевода понятен, то лучше оставьте как есть и не придирайтесь к словам, синонимам и тому подобному. О вкусах не спорим.

2. Не дополняйте перевод комментариями “от себя”. В исправлении не должно появляться дополнительных смыслов и комментариев, отсутствующих в оригинале. Такие правки не получится интегрировать в алгоритме автоматического перевода.

3. Сохраняйте структуру оригинального текста - например, не разбивайте одно предложение на два.

4. Не имеет смысла однотипное исправление перевода какого-то термина во всех предложениях. Исправляйте только в одном месте. Когда Вашу правку одобрят, это исправление будет алгоритмически распространено и на другие части документации.

5. По иным вопросам, например если надо исправить заблокированное для перевода слово, обратитесь к редакторам через форму технической поддержки.

Документация