Multiply-Accumulate

Выполните умножение - накапливают операцию на входных параметрах

Библиотека:
HDL Coder / Операции HDL

Описание

Блок Multiply-Accumulate выполняет эту операцию на входных параметрах a и b, и сместите c, вычислить результат dataOut.

dataOut = sum(a.* b) + c

По умолчанию блок действует в векторном режиме. Входные параметры a и b могут быть скаляры, векторы или 2D матрицы. По умолчанию, значение смещения c равен нулю, и блок вычисляет скалярное произведение входных параметров a и b. Можно задать ненулевое значение для c при помощи Dialog или Input port как Source. Блок добавляет это смещение в скалярное произведение a и b. Операция умножения является полной точностью независимо от установки Output data type. Настройки Output data type и Integer rounding mode применяются к операции сложения.

При помощи установки Operation Mode можно задать потоковые режимы операции для блока Multiply-Accumulate. Для генерации HDL-кода, когда вы используете режим работы потоковой передачи, вводят скалярные значения с блоком. Блок имеет два потоковых режима: Streaming - using Start and End ports и Streaming - using Number of Samples. Когда вы выбираете эти потоковые режимы, можно задать управляющие сигналы использовать с режимом. Управляющие сигналы задают, когда к накоплению начала и конца, и когда выход допустим.

Ограничения для генерации HDL-кода

Скалярные входные параметры не поддержаны для генерации HDL-кода. Чтобы сгенерировать код для блока, используйте векторные входные параметры. Со скалярными входными параметрами используйте блок Multiply-Add.
Матричные типы данных не поддержаны в интерфейсах порта блока. Если у вас есть матричные сигналы типа, используйте блок Product в режиме умножения матриц.
Потоковые режимы операции для блока не поддержаны в блоке Resettable Subsystem для генерации HDL-кода.

Порты

Входной параметр

развернуть все

`a` — Входной сигнал
`vector` | `matrix` | `array` | `bus`

Порт, чтобы предоставить вход блоку.

`b` — Входной сигнал
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, чтобы предоставить вход блоку.

`c` — Сигнал смещения
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, чтобы обеспечить смещение сигнализирует с блоком. Блок добавляет это смещение во входные параметры. Убедитесь, что данные сигнала смещения вводят соответствия то из скалярного произведения входных параметров.

Зависимости

Чтобы включить этот порт, установите Source на Input port.

`startIn` — Запустите управляющего сигнала накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, чтобы обеспечить управляющий сигнал запустить накопление. Рекомендуется, чтобы вы использовали boolean сигнал типа данных, как введено к порту. Чтобы начать получать накопленное выходное значение из сигнала dataOut, и startIn и сигналы validIn должны быть высокими. Сигнал dataOut производит накопленный результат следующего такта.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports.

`validIn` — Допустимый сигнал элемента управления вводом
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, чтобы обеспечить управляющий сигнал указать, что входной сигнал допустим для накопления. Рекомендуется, чтобы вы использовали boolean сигнал типа данных, как введено к порту. Чтобы начать получать накопленное выходное значение из сигнала dataOut, и validIn и сигналы startIn должны быть высокими. Сигнал dataOut производит накопленный результат следующего такта. Сигнал validIn имеет более высокий приоритет, чем сигналы endIn и startIn.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports или Streaming - using Number of Samples.

`endIn` — Конец управляющего сигнала накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, чтобы обеспечить управляющий сигнал указать на конец накопления. Можно использовать startIn и сигналы endIn с сигналом validIn указать на систему координат, которая содержит накопленный выход.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports и затем выберите End input and output ports.

Вывод

развернуть все

`dataOut` — Выходной сигнал
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, который генерирует выходные данные от умножения - накапливает операцию. По умолчанию блок использует Vector режим работы и вычисляет скалярное произведение входных сигналов и добавляет смещение, чтобы привести к результату. Если вы задаете потоковый режим операции как Operation Mode, значение сигнала dataOut зависит от управляющих сигналов, что вы обеспечиваете. Тип данных выходного сигнала - то же самое как тот из аккумулятора.

`startOut` — Запустите сигнала элемента управления выводом накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, который генерирует сигнал элемента управления выводом указать на запуск накопления. Когда и validIn и startIn высоки, сигнал startOut становится высоким за следующий такт. Такт, в котором startOut становится высоким, указывает на запуск системы координат и что сигнал dataOut начал производить допустимый накопленный выход.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports и затем выберите Start output port.

`validOut` — Допустимый сигнал элемента управления выводом
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, который генерирует сигнал элемента управления выводом указать, что сигнал dataOut допустим. Когда сигнал validIn становится высоким, сигнал validOut становится высоким за следующий такт и указывает, что dataOut допустим.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports и затем выберите Valid output port.

`endOut` — Конец сигнала элемента управления выводом накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, который генерирует сигнал элемента управления выводом указать на конец накопления. Можно использовать такты между тем, когда сигнал startOut становится высоким и когда сигнал endOut становится высоким, чтобы указать на допустимую систему координат, которая содержит накопленный выход.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports и затем выберите End input and output ports.

`countOut` — Считайте сигнал элемента управления выводом
`scalar` | `vector` | `matrix` | `array` | `bus`

Порт, который генерирует сигнал элемента управления выводом указать на количество выборок, чтобы накопиться. Значение этого сигнала увеличивается с 1 к значению, которое вы задаете для Number of Samples. Пока сигнал validIn высок, шаг countOut 1 каждый такт.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Number of Samples и затем выберите Count output port.

Параметры

развернуть все

`Operation Mode` — Режим накопления входных параметров
`'Vector'` (значение по умолчанию) | `'Streaming - using Start and End Ports'` | `'Streaming - using Number of Samples'`

Можно задать Operation Mode как:

Vector: Можно использовать скаляры или векторы как входные параметры. Блок выполняет скалярное произведение входных параметров u1 и u2 и добавляет, смещают k приводить к результату.
Streaming - using Start and End Ports: Используйте скалярные входные параметры в генерации HDL-кода. В этом режиме можно использовать startIn и управляющие сигналы endIn определить, когда запустить и остановить накопление. Выходные данные допустимы, когда validIn высок.
Streaming - using Number of Samples: Используйте скалярные входные параметры в генерации HDL-кода. В этом режиме можно задать Number of Samples и использовать управляющий сигнал countIn определить, когда запустить и остановить накопление. Выходные данные допустимы, когда validIn высок.

Программируемое использование

Параметры блоков: opMode

Ввод: символьный вектор

Значение: 'Vector' | 'Streaming - using Start and End Ports' | 'Streaming - using Number of Samples'

Значение по умолчанию: 'Vector'

`Bias` — Возместите, чтобы добавить к входному скалярному произведению
{'0.0'} (значение по умолчанию)

Можно задать смещение с:

Source как Dialog. Затем задайте Value.
Source как Input port. Эта установка создает внешний входной порт c чтобы ввести смещение сигнализируют с блоком.

Программируемое использование

Параметры блоков: initValueSetting

Ввод: символьный вектор

Значение: 'Dialog' | 'Input port'

Значение по умолчанию: 'Dialog'

Если вы устанавливаете Source как Dialog, можно задать начальное значение при помощи initValue2 установка.

Параметры блоков: initValue2

Ввод: символьный вектор

Значение: целое число, больше, чем или равный нулю

Значение по умолчанию: '0.0'

`Number of Samples` — Количество выборок допустимого накопленного выходного сигнала
{'2'} (значение по умолчанию)

Можно задать Number of Samples, чтобы задать систему координат, содержащую количество выборок допустимого накопленного выхода dataOut.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Number of Samples.

Программируемое использование

Параметры блоков: num_samples

Ввод: символьный вектор

Значение: целое число, больше, чем или равный нулю

Значение по умолчанию: '2'

`Output data type` — Тип данных блока выводится
`Inherit: Inherit via back propagation` (значение по умолчанию)

Установите тип выходных данных на:

Правило, которое наследовало тип данных, такой как Inherit: Same as first input.
Встроенный тип данных, такой как single или int16.
Имя объекта типа данных. например, Simulink.NumericType объект.
Выражение, которое оценивает к допустимому типу данных, например, fixdt(1,16,0)

Потоковые режимы не делают suuport Inherit: Inherit via internal rule. Когда вы устанавливаете Output data type, можно использовать Data Type Assistant. Чтобы отобразить ассистент, нажмите Show data type assistant .

Программируемое использование

Параметры блоков: OutDataTypeStr

Ввод: символьный вектор

Значение по умолчанию: {'Inherit: Inherit via internal rule'}

Чтобы видеть возможные значения, которые можно задать для этого параметра, смотрите Специфичные для блока Параметры (Simulink).

`Integer rounding mode` — Режим Rounding для операций фиксированной точки
`Floor` (значение по умолчанию) | `Ceiling` | `Convergent` | `Nearest` | `Round` | `Simplest` | `Zero`

Задайте округляющееся действие как:

Ceiling: Округляет положительные и отрицательные числа к положительной бесконечности. Эквивалентный MATLAB^® ceil функция.
Convergent: Номер раундов к самому близкому представимому значению. Если связь происходит, раунды к самому близкому даже целое число. Эквивалентный convergent Fixed-Point Designer™ функция.
Floor: Округляет положительные и отрицательные числа к отрицательной бесконечности. Эквивалентный floor MATLAB функция.
Nearest: Округляет номер к самому близкому представимому значению. Если связь происходит, раунды к положительной бесконечности. Эквивалентный Fixed-Point Designer nearest функция.
Round: Номер раундов к самому близкому представимому значению. Если связь происходит, округляет положительные числа к положительной бесконечности и округляет отрицательные числа к отрицательной бесконечности. Эквивалентный Fixed-Point Designer round функция.
Simplest: Принимает решение между округлением к полу и округлением к нулю сгенерировать округление кода, который максимально эффективен.
Zero: Номер раундов к нулю. Эквивалентный fix MATLAB функция.

Программируемое использование

Параметры блоков: RndMeth

Ввод: символьный вектор

Значение по умолчанию: {'Floor'}

`Valid output port` — Управляйте генерацией validOut выходного порта
от (значения по умолчанию) | на

Управляйте генерацией выходного порта validOut. Этот порт указывает, допустим ли dataOut.

'off': Не отображает выходной порт validOut.
на: Отобразите выходной порт validOut.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Number of Samples или Streaming - using Start and End Ports.

Программируемое использование

Параметры блоков: validOut

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

`End input and output ports` — Управляйте генерацией окончания входного порта и endOut выходного порта
от (значения по умолчанию) | на

Управляйте генерацией входного порта endIn и выходного порта endOut. Порты указывают на конец системы координат, содержащей допустимое накопление выход.

'off': Не отображает входной порт endIn и выходной порт endOut.
на: Отобразите входной порт endIn и выходной порт endOut.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports.

Программируемое использование

Параметры блоков: endInandOut

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

`Start output port` — Управляйте генерацией startOut выходного порта
от (значения по умолчанию) | на

Управляйте генерацией выходного порта startOut. Этот порт генерирует сигнал startOut, который указывает на запуск системы координат, содержащей допустимый накопленный выход.

'off': Не отображает выходной порт startOut.
на: Отобразите выходной порт startOut.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Start and End Ports.

Программируемое использование

Параметры блоков: startOut

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

`Count output port` — Управляйте генерацией countOut выходного порта
от (значения по умолчанию) | на

Управляйте генерацией выходного порта countOut. Этот порт генерирует счетчик, который указывает на систему координат, содержащую допустимые выборки.

'off': Не отображает выходной порт countOut.
на: Отобразите выходной порт countOut.

Зависимости

Чтобы включить этот порт, установите Operation Mode на Streaming - using Number of Samples.

Программируемое использование

Параметры блоков: countOut

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'off'

Советы

С блоком Multiply-Accumulate вы можете:

Выполните операции умножения матриц. Например, если у вас есть два матричных входных параметров с размерностями N-by-M и M-by-P, можно вычислить результат при помощи N-by-P умножьтесь - накапливают операции параллельно.
Замените последовательность умножения и операций сложения, такой как в блоках фильтра, и улучшайте производительность на оборудовании путем отображения со срезами DSP на FPGA. Этот рисунок показывает, как можно использовать блок Multiply-Accumulate с sfir_fixed модель.

Алгоритмы

развернуть все

Потоковый режим Используя порты начала и конца

Можно использовать установку Operation Mode в блоке, чтобы задать потоковый режим операции. Когда вы выбираете Streaming - using Start and End Ports, вы видите, что три дополнительных настройки включили по умолчанию. Настройки включают:

Valid output port
End input and output ports
Start output port

Рекомендуется, чтобы вы уехали, эти настройки включили. Когда вы применяете настройки, три дополнительных входных порта и три дополнительных выходных порта появляются:

Input port	Выходные порты
startIn	startOut
validIn	validOut
endIn	endOut

Этот рисунок иллюстрирует потоковый режим операции с помощью портов начала и конца. В этом примере значением смещения является 8.

Первоначально, когда validIn является низким, dataOut является нулем. Во время 1s, и startIn и validIn становятся высокими. Поэтому validOut становится высоким за следующий такт, и dataOut начинает производить допустимое накопление выход. Во время накопления dataOut принимает значения a и b от предыдущего такта. Например, во время t = 2s, dataOut = 1*1 + 8 = 9.

Чтобы продолжить накопление, сделайте startIn низко в следующем такте и поддержите на высоком уровне validIn. dataOut продолжает накапливать входные параметры, пока validIn не становится низким. На каждом временном шаге dataOut вычисляет продукт входных параметров от предыдущего такта и суммирует результат со значением dataOut от предыдущего такта. Например, во время t = 3 с, dataOut = 2*2 + 9 = 13.

Когда validIn становится низким, dataOut содержит выходное значение, как замечено во время t = 5 с. В t = 5 с, endIn и validIn высоки. Поэтому endOut становится высоким за следующий такт, который указывает на конец системы координат. Поэтому система координат между t = 2 с (когда startOut высок) и t = 6 с (когда endOut высок) указывает на систему координат, содержащую допустимый выход.

Если startIn, validIn и endIn оба высоки одновременно, только dataOut, соответствующий тем входным параметрам, накапливается, как замечено в t = 8 с. Если startIn высок для нескольких тактов, и если validIn высок, аккумулятор сбрасывается в каждом такте, как замечено в t = 10-е и t = 11. Накопление продолжается в t = 12.

Потоковый режим Используя количество выборок

Можно использовать установку Operation Mode в блоке, чтобы задать потоковый режим операции. Когда вы выбираете Streaming - using Number of Samples, вы видите, что две дополнительных настройки включили по умолчанию. Настройки включают:

Valid output port
Count output port

Рекомендуется, чтобы вы уехали, эти настройки включили. Когда вы применяете настройки, у вас есть дополнительный входной порт, validIn и три дополнительных выходных порта появляются:

endOut
validOut
countOut

Этот рисунок иллюстрирует потоковый режим операции с помощью количества выборок. В этом примере значением смещения является 8 и Number of Samples является 5.

Первоначально, когда validIn является низким, dataOut является 0 и countOut является 1. Во время 1s, validIn становится высоким. Поэтому validOut становится высоким за следующий такт, и dataOut начинает производить допустимое накопление выход. Во время накопления dataOut принимает значения a и b от предыдущего такта. Например, во время t = 2s, dataOut = 1*1 = 1. countOut постепенно увеличивается 1 в следующем такте, то есть, в t = 3s, countOut становится 2.

Чтобы продолжить накопление, поддержите на высоком уровне validIn. dataOut продолжает накапливать входные параметры, пока validIn не становится низким. Когда пять допустимых выходных параметров получены из dataOut, countOut становится 5 и endOut становится высоким, который указывает на конец системы координат. Поэтому время между тем, когда countOut является 1 и то, когда countOut равняется пяти, указывает на систему координат, содержащую допустимый выход.

Счетчик аккумулятора теперь сбрасывается, и countOut начинает с 1. Когда validIn становится высоким снова, dataOut начинает накапливать новое множество значений, и countOut начинает постепенно увеличиваться для каждого допустимого dataOut.

Расширенные возможности

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Установка архитектуры HDL Описание

Установка архитектуры HDL	Описание
`Auto` (Значение по умолчанию)	Этот режим выбирает `Serial` архитектура по умолчанию. Когда блок в обратной связи, генератор кода не может использовать `Serial` архитектура, если блок не является частью области конвейеризации тактовой частоты и не имеет Delay в блоке выходом. Эта ошибка происходит потому что `Serial` архитектура вводит дополнительную задержку, которая не может быть задержкой, сбалансированной в обратной связи. Когда вы используете `Auto` режим, генератор кода переключается на `Parallel` архитектура автоматически.
`Parallel`	Для входных векторов размера `N`, этот режим использует `N` Multiply-Add блокируется последовательно, чтобы вычислить результат. Этот режим использует комбинаторную реализацию и не вводит задержки. Если вы задаете Synthesis tool и Target frequency, поскольку адаптивная оптимизация конвейеризации включена, генератор кода вставляет конвейерные регистры для блоков Multiply-Add. Когда вы синтезируете свой проект, в зависимости от входных ширин бита, эта архитектура сопоставляет до `N` Срезы DSP на FPGA.
`Serial`	Для входных векторов размера `N`, этот режим использует алгоритм потоковой передачи, чтобы реализовать умножение - накапливают операцию. Эта архитектура имеет два режима реализации: Режим по умолчанию использует локальную многоскоростную реализацию. Эта реализация разгоняет совместно используемые ресурсы `N` и мультиплексирует входные векторы с блоком Multiply-Add. Эта реализация вводит дополнительную задержку одной на скорости передачи данных. Если у вас есть конвейеризация тактовой частоты, включенная на модели или подсистеме, которая содержит блок Multiply-Accumulate, эта архитектура использует односкоростную реализацию. Эта реализация запускает совместно используемые ресурсы на тактовой частоте и мультиплексирует входные векторы с блоком Multiply-Add. Эта реализация вводит дополнительную задержку `N` на тактовой частоте. Когда вы синтезируете свой проект, в зависимости от входных ширин бита, эта архитектура сопоставляет с одним срезом DSP на FPGA.

Auto (Значение по умолчанию)

Этот режим выбирает Serial архитектура по умолчанию. Когда блок в обратной связи, генератор кода не может использовать Serial архитектура, если блок не является частью области конвейеризации тактовой частоты и не имеет Delay в блоке выходом. Эта ошибка происходит потому что Serial архитектура вводит дополнительную задержку, которая не может быть задержкой, сбалансированной в обратной связи. Когда вы используете Auto режим, генератор кода переключается на Parallel архитектура автоматически.

Parallel

Для входных векторов размера N, этот режим использует N Multiply-Add блокируется последовательно, чтобы вычислить результат. Этот режим использует комбинаторную реализацию и не вводит задержки. Если вы задаете Synthesis tool и Target frequency, поскольку адаптивная оптимизация конвейеризации включена, генератор кода вставляет конвейерные регистры для блоков Multiply-Add. Когда вы синтезируете свой проект, в зависимости от входных ширин бита, эта архитектура сопоставляет до N Срезы DSP на FPGA.

Serial

Для входных векторов размера N, этот режим использует алгоритм потоковой передачи, чтобы реализовать умножение - накапливают операцию. Эта архитектура имеет два режима реализации:

Режим по умолчанию использует локальную многоскоростную реализацию. Эта реализация разгоняет совместно используемые ресурсы N и мультиплексирует входные векторы с блоком Multiply-Add. Эта реализация вводит дополнительную задержку одной на скорости передачи данных.
Если у вас есть конвейеризация тактовой частоты, включенная на модели или подсистеме, которая содержит блок Multiply-Accumulate, эта архитектура использует односкоростную реализацию. Эта реализация запускает совместно используемые ресурсы на тактовой частоте и мультиплексирует входные векторы с блоком Multiply-Add. Эта реализация вводит дополнительную задержку N на тактовой частоте.

Когда вы синтезируете свой проект, в зависимости от входных ширин бита, эта архитектура сопоставляет с одним срезом DSP на FPGA.

Свойства блока HDL

Общий
ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline.
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline.
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline.

Поддержка комплексных данных

Когда вы используете комплексные сигналы, этот блок может сгенерировать HDL-код, но не сопоставляет со срезами DSP.

Документация

Multiply-Accumulate

Описание

Ограничения для генерации HDL-кода

Порты

Входной параметр

a — Входной сигнал vector | matrix | array | bus

b — Входной сигнал scalar | vector | matrix | array | bus

c — Сигнал смещения scalar | vector | matrix | array | bus

Зависимости

startIn — Запустите управляющего сигнала накопления scalar | vector | matrix | array | bus

Зависимости

validIn — Допустимый сигнал элемента управления вводом scalar | vector | matrix | array | bus

Зависимости

endIn — Конец управляющего сигнала накопления scalar | vector | matrix | array | bus

Зависимости

Вывод

dataOut — Выходной сигнал scalar | vector | matrix | array | bus

startOut — Запустите сигнала элемента управления выводом накопления scalar | vector | matrix | array | bus

Зависимости

validOut — Допустимый сигнал элемента управления выводом scalar | vector | matrix | array | bus

Зависимости

endOut — Конец сигнала элемента управления выводом накопления scalar | vector | matrix | array | bus

Зависимости

countOut — Считайте сигнал элемента управления выводом scalar | vector | matrix | array | bus

Зависимости

Параметры

Operation Mode — Режим накопления входных параметров 'Vector' (значение по умолчанию) | 'Streaming - using Start and End Ports' | 'Streaming - using Number of Samples'

Программируемое использование

Bias — Возместите, чтобы добавить к входному скалярному произведению{'0.0'} (значение по умолчанию)

Программируемое использование

Number of Samples — Количество выборок допустимого накопленного выходного сигнала{'2'} (значение по умолчанию)

Зависимости

Программируемое использование

Output data type — Тип данных блока выводится Inherit: Inherit via back propagation (значение по умолчанию)

Программируемое использование

Integer rounding mode — Режим Rounding для операций фиксированной точки Floor (значение по умолчанию) | Ceiling | Convergent | Nearest | Round | Simplest | Zero

Программируемое использование

Valid output port — Управляйте генерацией validOut выходного порта от (значения по умолчанию) | на

Зависимости

Программируемое использование

End input and output ports — Управляйте генерацией окончания входного порта и endOut выходного порта от (значения по умолчанию) | на

Зависимости

Программируемое использование

Start output port — Управляйте генерацией startOut выходного порта от (значения по умолчанию) | на

Зависимости

Программируемое использование

Count output port — Управляйте генерацией countOut выходного порта от (значения по умолчанию) | на

Зависимости

Программируемое использование

Советы

Алгоритмы

Потоковый режим Используя порты начала и конца

Потоковый режим Используя количество выборок

Расширенные возможности

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Архитектура HDL

Свойства блока HDL

Поддержка комплексных данных

Смотрите также

Темы

Введенный в R2017b

Документация HDL Coder

Поддержка

`a` — Входной сигнал
`vector` | `matrix` | `array` | `bus`

`b` — Входной сигнал
`scalar` | `vector` | `matrix` | `array` | `bus`

`c` — Сигнал смещения
`scalar` | `vector` | `matrix` | `array` | `bus`

`startIn` — Запустите управляющего сигнала накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

`validIn` — Допустимый сигнал элемента управления вводом
`scalar` | `vector` | `matrix` | `array` | `bus`

`endIn` — Конец управляющего сигнала накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

`dataOut` — Выходной сигнал
`scalar` | `vector` | `matrix` | `array` | `bus`

`startOut` — Запустите сигнала элемента управления выводом накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

`validOut` — Допустимый сигнал элемента управления выводом
`scalar` | `vector` | `matrix` | `array` | `bus`

`endOut` — Конец сигнала элемента управления выводом накопления
`scalar` | `vector` | `matrix` | `array` | `bus`

`countOut` — Считайте сигнал элемента управления выводом
`scalar` | `vector` | `matrix` | `array` | `bus`

`Operation Mode` — Режим накопления входных параметров
`'Vector'` (значение по умолчанию) | `'Streaming - using Start and End Ports'` | `'Streaming - using Number of Samples'`

`Bias` — Возместите, чтобы добавить к входному скалярному произведению
{'0.0'} (значение по умолчанию)

`Number of Samples` — Количество выборок допустимого накопленного выходного сигнала
{'2'} (значение по умолчанию)

`Output data type` — Тип данных блока выводится
`Inherit: Inherit via back propagation` (значение по умолчанию)

`Integer rounding mode` — Режим Rounding для операций фиксированной точки
`Floor` (значение по умолчанию) | `Ceiling` | `Convergent` | `Nearest` | `Round` | `Simplest` | `Zero`

`Valid output port` — Управляйте генерацией validOut выходного порта
от (значения по умолчанию) | на

`End input and output ports` — Управляйте генерацией окончания входного порта и endOut выходного порта
от (значения по умолчанию) | на

`Start output port` — Управляйте генерацией startOut выходного порта
от (значения по умолчанию) | на

`Count output port` — Управляйте генерацией countOut выходного порта
от (значения по умолчанию) | на

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.