Когда HDL Coder™ выполняет оптимизацию области, он может сверхдискретизировать части вашего проекта (DUT), и таким образом ввести увеличение вашей необходимой частоты часов DUT.
Если кодер сверхдискретизировал ваш проект, он генерирует сообщение, указывающее на отношение между новой частотой часов и вашей исходной частотой часов. Например, следующее сообщение указывает, что новая необходимая частота часов вашего проекта в 4 раза выше, чем исходная частота:
The design requires 4 times faster clock with respect to the base rate = 1
Это увеличение частоты вводит несоответствие уровня между вашими входными часами, включают и выводят часы, включают, потому что выходные часы включают запуски на более медленной исходной частоте часов.
С опцией Drive clock enable at можно выбрать, управлять ли входными часами, включают на более быстром уровне (DUT base rate) или на уровне, который меньше чем или равен исходным часам, включают уровень (Input data rate).
В HDL Workflow Advisor выберите MATLAB to HDL Workflow> Code Generation. Кликните по вкладке Clocks & Ports.
Для опции Drive clock enable at выберите Input data rate или DUT base rate.
| Опция Drive clock enable at | Часы включают поведение |
|---|---|
| Input data rate (значение по умолчанию) | Каждое утверждение входных часов включает, производит выходные часы, включают утверждение. Можно утверждать, что входные часы включают на максимальном уровне один раз в часы N. N = сверхдискретизированная тактовая частота / исходная тактовая частота. Например, если вы видите сообщение, “ |
| DUT base rate | Входные часы включают уровень, не соответствует, выходные часы включают уровень. Необходимо утверждать, что входные часы позволяют с входными данными N временам добраться, 1 выходные часы включают утверждение. N = сверхдискретизированная тактовая частота / исходная тактовая частота. Например, если вы видите сообщение, “ |