Генерация компонента TLM
Генерация компонентов TLM для разработки виртуальной платформы
HDL Verifier™ позволяет вам создать Модель уровня транзакций (TLM) SystemC, которая может быть выполнена в любой OSCI-совместимой среде TLM 2.0, включая коммерческую виртуальную платформу.
Когда используется с виртуальными платформами, HDL Verifier соединяет две различных среды моделирования: Simulink® для высокоуровневой разработки алгоритмов и виртуальные платформы для системы архитектурное моделирование. Simulink, моделирующий обычно, обходится без деталей реализации аппаратной системы, таких как процессор и операционная система, системная инициализация, подсистемы памяти, конфигурация устройства и управление и конкретные аппаратные протоколы для передачи данных и внутренне и внешне.
Виртуальная платформа является средой симуляции, которая касается аппаратных деталей: это имеет компоненты, которые сопоставляют с аппаратными устройствами, такими как процессоры, память и периферийные устройства, и средние значения, чтобы смоделировать аппаратное межсоединение между ними.
Несмотря на то, что многим целям можно было удовлетворить с моделью виртуальной платформы, идеальный сценарий для виртуальных платформ должен допускать разработку программного обеспечения — и прикладное программное обеспечение высокого уровня и низкоуровневое программное обеспечение драйвера устройства — при наличии довольно абстрактных моделей для аппаратного межсоединения, которые позволяют виртуальной платформе запускаться на скоростях псевдореального времени, как продемонстрировано в следующей схеме.
Функциональная модель обеспечивает своего рода среднюю точку между скоростью, которой можно достигнуть с абстракцией и точностью, которую вы получаете с реализацией.
Типичные пользователи и приложения
Используя HDL Verifier и Simulink, можно создать TLM-совместимую Модель уровня транзакций (TLM) SystemC, которая может быть выполнена в любой OSCI-совместимой среде TLM, включая коммерческую виртуальную платформу.
Типичные пользователи и приложения включают:
Инженеры уровня системы, проектирующие модели электронной системы, которые включают архитектурные характеристики
Разработчики программного обеспечения, кто хочет включить алгоритм в виртуальную платформу, не используя симулятор процессора (ISS).
Оборудование функциональные инженеры верификации. В этом случае алгоритм представляет часть оборудования, входящего в чип.
Функция продукта и поддержка платформ
| Функция продукта | Необходимые продукты | Рекомендуемые продукты | Поддерживаемые платформы |
|---|---|---|---|
| Генератор TLM | Simulink Coder™ | Embedded Coder® (Simulink Coder также требуется), | Windows®, 32-битный и 64-битный; Linux® 64-bit |