FIL Frame To Samples

Преобразуйте основанные на системе координат данные в демонстрационный поток для FPGA в цикле

  • Библиотека:
  • Wireless HDL Toolbox / Интерфейсы ввода-вывода

Описание

Блок FIL Frame To Samples выполняет то же преобразование системы координат к выборке как блок Frame To Samples. Это возвращает выходные данные как векторы целой системы координат выборок. Блок возвращает векторы управляющего сигнала той же ширины как выборочные данные. Эта оптимизация делает более эффективное использование из линии связи между платой FPGA и вашей симуляцией Simulink® при использовании FPGA в цикле (FIL). Чтобы запустить FPGA в цикле, у вас должна быть лицензия HDL Verifier™.

Когда вы генерируете файл программирования для цели FIL в Simulink, инструмент создает модель, чтобы сравнить симуляцию FIL с вашим проектом Simulink. Для проектов Wireless HDL Toolbox™ блок FIL в той модели реплицирует передающий потоком выборку интерфейс, чтобы отправить одну выборку за один раз в FPGA. Можно изменить автоматически сгенерированную модель, чтобы использовать FIL Frame To Samples и блоки FIL Samples To Frame, чтобы улучшить коммуникационную пропускную способность с платой FPGA путем передачи одного кадра за один раз. Поскольку, как изменить автоматически сгенерированную модель, смотрите FPGA в цикле.

Порты

Входной параметр

развернуть все

Система координат входных выборок в виде вектор-столбца. Все выборки в векторе рассматриваются допустимыми. Каждая система координат должна быть одного размера.

Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point

Вывод

развернуть все

Поток выборок, возвращенных как вектор, представляющий целую систему координат. Поток вывода включает неактивные циклы между выборками и между системами координат, как задано в параметрах блоков.

Если вы устанавливаете Output size, больше, чем один, блок показывает один порт для каждого выходного значения. В этом случае одна выборка представлена значениями N, такими как закодированные турбо выборки, представленные одним систематическим значением и двумя значениями четности. Выходные данные являются одним вектором для каждого порта.

Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point

Запустите системы координат, возвращенной как Boolean вектор, содержащий одно значение для каждой выборки в системе координат. Этот сигнал равняется 1 (TRUE) в течение одного такта, соответствуя первой допустимой выборке системы координат.

Типы данных: Boolean

Конец системы координат, возвращенной как Boolean вектор, содержащий одно значение для каждой выборки в системе координат. Этот сигнал равняется 1 (TRUE) в течение одного такта, соответствуя последней допустимой выборке системы координат.

Типы данных: Boolean

Валидность выборок, возвращенных как Boolean вектор, содержащий одно значение для каждой выборки в системе координат. Этот сигнал равняется 1 (TRUE) на тактах, которые соответствуют допустимым выборкам.

Типы данных: Boolean

Параметры

развернуть все

Количество неактивных циклов, чтобы вставить после каждой выборки в виде скалярного целого числа. Блок возвращает нуль на каждом порте sampleN для каждого неактивного цикла и устанавливает все управляющие сигналы на 0 (false).

Количество неактивных циклов, чтобы вставить в конце каждой системы координат в виде скалярного целого числа. Блок возвращает нуль на каждом порте sampleN для каждого неактивного цикла и устанавливает все управляющие сигналы на 0 (false).

Количество значений, представляющих каждую выборку в виде положительного целочисленного скаляра. Блок имеет Output size демонстрационные порты выхода. Управляющие сигналы применяются ко всем портам sampleN.

Например, можно использовать этот параметр, чтобы сериализировать закодированные турбо выборки. В стандарте LTE уровень турбокода является 1/3, таким образом, каждая выборка представлена одним систематическим значением и двумя значениями четности: S_n, P1_n и P2_n. В этом случае установите Output size на 3.

Порядок выходных выборок относительно входного порядка, когда больше чем одно значение представляет каждую выборку.

Например, для 1/3 закодированные турбо выборки, входному кадру можно упорядочить [S_1 P1_1 P2_1 S_2 P1_2 P2_2] или [S_1 S_2 P1_1 P1_2 P2_1 P2_2]. В первом случае выход является двумя векторами, [S_1 P1_1 P2_1] и [S_2 P1_2 P2_2]. Чтобы достигнуть того же выхода во втором случае, выберите Compose output from interleaved input samples.

Зависимости

Этот параметр применяется, когда Output size больше того.

Расширенные возможности

Введенный в R2017b

Для просмотра документации необходимо авторизоваться на сайте