Сгенерированное ядро процессора IP глубокого обучения (DL) является стандартным ядром IP интерфейса AXI, которое содержит:
Ведомое устройство AXI взаимодействует через интерфейс, чтобы программировать ядро IP процессора DL.
Ведущее устройство AXI взаимодействует через интерфейс, чтобы получить доступ к внешней памяти требуемой платы.
Чтобы сгенерировать ядро IP процессора DL, используйте рабочий процесс генерации ядра IP HDL Coder™. Сгенерированное ядро IP содержит стандартный набор регистров и сгенерированного отчета ядра IP. Для получения дополнительной информации см. Карту Регистра Процессора Глубокого обучения
Ядро IP процессора DL читает входные параметры из внешней памяти и отправляет выходные параметры во внешнюю память. Распределение буферов внешней памяти вычисляется компилятором на основе сетевого размера и вашим аппаратным проектом. Для получения дополнительной информации смотрите Выход компилятора.
Входные и выходные данные сохранены во внешней памяти в предопределенном формате. Для получения дополнительной информации смотрите Формат данных Внешней памяти.
