Преобразуйте сигнал от 40 МГц до 100 МГц с помощью блока FIR Rate Converter HDL Optimized. Использует дополнительный request входной сигнал и ready выходной сигнал, чтобы управлять скоростью передачи данных.
Чтобы представлять уровень системных часов 200 МГц, модель соединяет повторяющийся истинно-ложный сигнал с request порт. Эта настройка генерирует выходные выборки на уровне 100 МГц, т.е. каждый шаг второго раза. В качестве альтернативы можно соединить этот порт с ready порт нисходящего блока.
Когда блок может принять новую входную выборку на следующем временном шаге, он устанавливает ready выходной сигнал к true. Модель соединяет этот сигнал с источником формы волны, который генерирует одну выборку за один раз.
Задайте параметры скорости передачи данных в InitFcn 'callback'.
Сконфигурируйте блок FIR Rate Conversion HDL Optimized. Используйте коэффициент интерполяции 5 и фактор децимации 2. Используйте firmpm функционируйте, чтобы спроектировать equiripple КИХ-фильтр. Установите оба флажка, чтобы включить ready и request порты. % В группе Типов данных, набор Содействующий тип данных к fixdt(1,16,15) вмещать ваше создание фильтра.
Запустите модель. Используйте Logic Analyzer, чтобы просмотреть сигналы ввода и вывода блока. Синий значок в модели указывает на переданные потоком сигналы. Запустите Logic Analyzer из панели инструментов модели.
В Logic Analyzer отметьте шаблон request и получившийся validOut сигнал и шаблон ready и получившийся validIn сигнал.
Чтобы сгенерировать HDL-код от блока FIR Rate Converter HDL Optimized, щелкните правой кнопкой по блоку и выберите Create Subsystem from Selection. Затем щелкните правой кнопкой по подсистеме и выберите HDL Code> Generate HDL Code for Subsystem.
