ge

Определите ли реальное значение одного fi объект больше или равен другому

Синтаксис

c = ge(a,b) a >= b

Описание

c = ge(a,b) называется для синтаксиса a >= b когда a или b fi объект. a и b должен иметь те же размерности, если каждый не скаляр. Скаляр может быть по сравнению с другим объектом любого размера.

a >= b делает поэлементно сравнение между a и b и возвращает матрицу, одного размера с набором элементов к 1 где отношение верно, и 0 где отношение является ложным.

В реляционных операциях, сравнивающих значение с плавающей точкой со значением фиксированной точки, значение с плавающей точкой брошено к тому же размеру слова и со знаком как fi объект, с масштабированием лучшей точности.

Примеры

свернуть все

Сравните Два Объекта fi

Скрипт Open Live Script

Используйте ge функция, чтобы определить, ли реальное значение одного fi объект больше или равен другому.

a = fi(pi);
b = fi(pi, 1, 32);
b >= a

ans = logical
   0

Введите a имеет 16-битный размер слова, в то время как вход b имеет 32-битный размер слова. ge функция возвращает 0 потому что после квантования, значения a немного больше того из b.

Сравните Вдвое большее по сравнению с Объектом fi

Скрипт Open Live Script

При сравнении вдвое большего по сравнению с fi объект, двойное брошено к тому же размеру слова и со знаком из fi объект.

a = fi(pi);
b = pi;
a >= b

ans = logical
   1

ge функционируйте бросает b к тому же размеру слова как a, и возвращает 1 потому что два входных параметров имеют то же реальное значение. Это поведение позволяет реляционным операциям работать между fi объекты и константы с плавающей точкой, не вводя значения с плавающей точкой в сгенерированном коде.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью MATLAB® Coder™.

Указания и ограничения по применению:

Сигналы фиксированной точки с различными смещениями не поддерживаются.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

eq | gt | le | lt | ne

Представлено до R2006a

Документация

ge

Синтаксис

Описание

Примеры

Сравните Два Объекта fi

Сравните Вдвое большее по сравнению с Объектом fi

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью MATLAB® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Документация Fixed-Point Designer

Поддержка

Документация

ge

Синтаксис

Описание

Примеры

Сравните Два Объекта fi

Сравните Вдвое большее по сравнению с Объектом fi

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью MATLAB® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Документация Fixed-Point Designer

Поддержка

Генерация кода C/C++
Генерация кода C и C++ с помощью MATLAB® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.