Эта модель показывает код, сгенерированный для диаграммы Stateflow, которая использует абсолютное время временная логика. Симулируйте модель. Нажмите на осциллограф, чтобы наблюдать "импульсный" выходной сигнал.

Откройте "Временную" диаграмму Stateflow. Заметьте, что этот график использует абсолютное время временные логические операторы как 'после' и 'прежде'. Эти операторы сопоставлены с работой таймера Структурированного текста в сгенерированном коде.

Можно сгенерировать код Структурированного текста PLC для этого графика путем щелчка правой кнопкой по графику и выбрать PLC Code-> Generate Code for Subsystem

В качестве альтернативы можно использовать следующую команду generatedFiles = plcgeneratecode ('plcdemo_sf_abs_time/Temporal');

После генерации кода окно Diagnostic Viewer отображено с гиперссылками на файлы сгенерированного кода. Можно открыть сгенерированные файлы путем нажимания на ссылки.