Compare To Constant

Определите, как сигнал выдерживает сравнение с заданной константой

Библиотека:
Simulink / Логика и Битовые операции
HDL Coder / Логика и Битовые операции

Описание

Блок Compare To Constant сравнивает входной сигнал с константой. Задайте константу в параметре Constant value. Задайте, как вход сравнивается с постоянным значением параметром Operator.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал
скаляр

Входной сигнал в виде скаляра, по сравнению с нулем. Блок сначала преобразует свой параметр Constant value в тип входных данных, и затем выполняет заданную операцию.

Вывод

развернуть все

`Port_1` — Выходной сигнал
0 | 1

Выходом является 0 если сравнение является ложным, и 1 если это верно.

Типы данных: uint8 | Boolean

Параметры

развернуть все

`Operator` — Логический оператор
<= (значение по умолчанию) | == | ~ = | <|> = |>

Этот параметр может иметь эти значения:

== — Определите, равен ли вход заданной константе.
~= — Определите, не ли вход равен заданной константе.
< — Определите, меньше ли вход заданной константы.
<= — Определите, меньше чем или равен ли вход заданной константе.
> — Определите, больше ли вход заданной константы.
>= — Определите, больше ли вход или равен заданной константе.

Программируемое использование

Параметры блоков: relop

Ввод: символьный вектор

Значения: '==' | '~='| '<' |'<='| '>='| '>'

Значение по умолчанию: '<='

`Constant value` — Постоянный, чтобы соответствовать
постоянный

Задайте постоянное значение, с которым сравнен вход.

Программируемое использование

Параметры блоков: const

Ввод: символьный вектор

Значение: скаляр | вектор | матрица | массив N-D

Значение по умолчанию: '3.0'

`Output data type` — Тип данных выхода
`boolean` (значение по умолчанию) | `uint8`

Задайте тип данных выхода, boolean или uint8.

Программируемое использование

Параметры блоков: OutDataTypeStr

Ввод: символьный вектор

Values:'boolean' | 'uint8'

Значение по умолчанию: 'boolean'

`Enable zero-crossing detection` — Выберите, чтобы включить обнаружение пересечения нулем
проверяйте (значение по умолчанию) | снятие флажка

Выберите, чтобы включить обнаружение пересечения нулем. Для получения дополнительной информации смотрите Обнаружение Пересечения нулем.

Программируемое использование

Параметры блоков: ZeroCross

Ввод: символьный вектор

Значения: 'off' | 'on'

Значение по умолчанию: 'on'

Примеры модели

Рисунок закона больших чисел

Используйте Системные блоки MATLAB, чтобы проиллюстрировать закон больших чисел.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
Прямое сквозное соединение	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`yes`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Поддержка комплексных данных

Этот блок поддерживает генерацию кода для комплексных сигналов.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Представлено до R2006a

Документация

Compare To Constant

Описание

Порты

Входной параметр

`Port_1` — Входной сигнал
скаляр

Вывод

`Port_1` — Выходной сигнал
0 | 1

Параметры

`Operator` — Логический оператор
<= (значение по умолчанию) | == | ~ = | <|> = |>

Программируемое использование

`Constant value` — Постоянный, чтобы соответствовать
постоянный

Программируемое использование

`Output data type` — Тип данных выхода
`boolean` (значение по умолчанию) | `uint8`

Программируемое использование

`Enable zero-crossing detection` — Выберите, чтобы включить обнаружение пересечения нулем
проверяйте (значение по умолчанию) | снятие флажка

Программируемое использование

Примеры модели

Рисунок закона больших чисел

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Документация Simulink

Поддержка

Документация

Compare To Constant

Описание

Порты

Входной параметр

Port_1 — Входной сигнал скаляр

Вывод

Port_1 — Выходной сигнал 0 | 1

Параметры

Operator — Логический оператор <= (значение по умолчанию) | == | ~ = | <|> = |>

Программируемое использование

Constant value — Постоянный, чтобы соответствовать постоянный

Программируемое использование

Output data type — Тип данных выхода boolean (значение по умолчанию) | uint8

Программируемое использование

Enable zero-crossing detection — Выберите, чтобы включить обнаружение пересечения нулем проверяйте (значение по умолчанию) | снятие флажка

Программируемое использование

Примеры модели

Рисунок закона больших чисел

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Документация Simulink

Поддержка

`Port_1` — Входной сигнал
скаляр

`Port_1` — Выходной сигнал
0 | 1

`Operator` — Логический оператор
<= (значение по умолчанию) | == | ~ = | <|> = |>

`Constant value` — Постоянный, чтобы соответствовать
постоянный

`Output data type` — Тип данных выхода
`boolean` (значение по умолчанию) | `uint8`

`Enable zero-crossing detection` — Выберите, чтобы включить обнаружение пересечения нулем
проверяйте (значение по умолчанию) | снятие флажка

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Генерация кода PLC
Сгенерируйте код Структурированного текста с помощью Simulink® PLC Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.