Data Type Scaling Strip

Удалите масштабирование и сопоставьте с созданным в целом числе

Библиотека:
Simulink / Атрибуты Сигнала

Описание

Блок Data Type Scaling Strip разделяет масштабирование от сигнала фиксированной точки. Это сопоставляет тип входных данных с самым маленьким встроенным типом данных, который имеет достаточно битов данных, чтобы содержать вход. Сохраненное целочисленное значение входа является значением выхода. Выход всегда имеет масштабирование номинала (наклон = 1.0 и смещение = 0.0), таким образом, выход не различает значение реального мира и сохраненное целочисленное значение.

Порты

Входной параметр

развернуть все

`Port_1` — Входной сигнал
скаляр | вектор | матрица

Входной сигнал в виде скаляра, вектора или матрицы. Блок разделяет масштабирование от входного сигнала фиксированной точки и выводит сохраненное целочисленное значение с самым маленьким встроенным типом данных.

Вывод

развернуть все

`Port_1` — Входной сигнал сопоставлен со встроенным типом данных
скаляр | вектор | матрица

Сохраненное целочисленное значение входного сигнала с самым маленьким встроенным типом данных и те же размерности как вход.

Примеры модели

Remove Scaling from a Fixed-Point Signal

Удалите масштабирование из сигнала фиксированной точки

Разделите масштабирование от входного сигнала фиксированной точки.

Открытая модель

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
Прямое сквозное соединение	`no`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулем	`no`

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Темы

Представлено до R2006a

Документация

Data Type Scaling Strip

Описание

Порты

Входной параметр

`Port_1` — Входной сигнал
скаляр | вектор | матрица

Вывод

`Port_1` — Входной сигнал сопоставлен со встроенным типом данных
скаляр | вектор | матрица

Примеры модели

Удалите масштабирование из сигнала фиксированной точки

Характеристики блока

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Документация Simulink

Поддержка

Документация

Data Type Scaling Strip

Описание

Порты

Входной параметр

Port_1 — Входной сигнал скаляр | вектор | матрица

Вывод

Port_1 — Входной сигнал сопоставлен со встроенным типом данных скаляр | вектор | матрица

Примеры модели

Удалите масштабирование из сигнала фиксированной точки

Характеристики блока

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.

Смотрите также

Темы

Документация Simulink

Поддержка

`Port_1` — Входной сигнал
скаляр | вектор | матрица

`Port_1` — Входной сигнал сопоставлен со встроенным типом данных
скаляр | вектор | матрица

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Преобразование фиксированной точки
Спроектируйте и симулируйте системы фиксированной точки с помощью Fixed-Point Designer™.