В этом примере показано, как сгенерировать тесты, которые удовлетворяют Решению, Условию и покрытию MCDC. Simulink Design Verifier автоматически генерирует тестовые данные и доказывает свойства моделей. Это производит последовательности входных значений, которые удовлетворяют тестированию критерии или демонстрируют контрпример доказательства. Параметры конфигурации, сопоставленные с моделью, задают цели анализа. Когда вы анализируете модель, Simulink Design Verifier использует исчерпывающие методы поиска, чтобы сгенерировать входные данные. Когда успешный, это генерирует тестовые данные и создает новую модель тестовой обвязки, содержащую блок Signal Builder со значениями данных, которые удовлетворяют аналитическим целям. ПРИМЕЧАНИЕ: сложность этой силы модели препятствует тому, чтобы генерация тестов завершилась в выделенное время. Можно остановить генерацию тестов и сгенерировать частичные результаты, или можно расширить ограничение по времени путем редактирования опций Simulink Design Verifier.

open_system('sldvdemo_fuelsys_logic');