При создании модели можно задать минимальные и максимальные значения на входных портах, чтобы подражать экологическим ограничениям как части проекта. Анализ Simulink® Design Verifier™ может автоматически рассмотреть эти значения как ограничения для:
Поиск ошибок проектирования
Генерация теста
Доказательство свойства
Определение минимальных и максимальных входных значений похоже на использование блока Test Condition, чтобы ограничить сигналы для генерации теста или блока Proof Assumption ограничивать сигналы для доказательства свойства. Test Condition и блоки Proof Assumption получают аналитические ограничения. Программное обеспечение Simulink Design Verifier может также считать конструктивные ограничения полученными в минимуме блока Inport и максимальных параметрах как ограничения для анализа.
Примечание
Для получения дополнительной информации о значениях сигналов, смотрите, Исследуют Значения сигналов.
По умолчанию Simulink Design Verifier считает любые минимальные и максимальные входные значения заданными для блоков Inport в вашей модели. Включить эту возможность:
На вкладке Design Verifier, в разделе Prepare, в выпадающем меню для настроек режима, нажимают Settings.
В диалоговом окне Configuration Parameters, на панели Design Verifier, выбирают параметр Use specified input minimum and maximum values.
После того, как анализ завершается, чтобы просмотреть минимум проекта и максимальные ограничения для вашей модели, нажать Generate detailed analysis reports.
Ограничения перечислены в главе Analysis Information отчета Simulink Design Verifier.
Поддержка Simulink Design Verifier заданных минимальных и максимальных значений имеет нижеследующие ограничения:
Анализ рассматривает заданные минимальные и максимальные значения на корневом уровне, который Inport блокирует только. Анализ игнорирует минимальные и максимальные значения, заданные на других блоках Simulink.
