Lookup Table

Сопоставьте входной пиксель с выходным пикселем, использующим пользовательское правило

Библиотека:
Vision HDL Toolbox / Преобразования

Описание

Блок Lookup Table предоставляет пользовательскую непосредственную карту между значением входного пикселя и значением выходного пикселя.

Порты

Этот блок использует пиксельный интерфейс потоковой передачи с pixelcontrol соедините шиной для сигналов управления кадром. Этот интерфейс позволяет блоку действовать независимо от размера изображения и формата. Все блоки Vision HDL Toolbox™ используют тот же интерфейс потоковой передачи. Блок принимает и возвращает скалярное пиксельное значение и шину, которая содержит пять управляющих сигналов. Управляющие сигналы указывают на валидность каждого пикселя и его местоположения в системе координат. Чтобы преобразовать систему координат (пиксельная матрица) в последовательный пиксельный поток и управляющие сигналы, используйте блок Frame To Pixels. Для полного описания интерфейса смотрите Пиксельный Интерфейс Потоковой передачи.

Входной параметр

развернуть все

`pixel` — Пиксели изображения
скаляр | вектор

Для одной пиксельной потоковой передачи задайте pixel как скалярное значение интенсивности или вектор-строку из значений Number of components. Для мультипиксельной потоковой передачи задайте pixel как вектор-столбец значений интенсивности пикселей Number of pixels. Этот блок не поддерживает многокомпонентную мультипикселем потоковую передачу.

Целое число и типы данных с фиксированной точкой, больше, чем 16 битов, не поддерживаются.

double и single типы данных поддерживаются для симуляции, но не для генерации HDL-кода.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Задайте pixelcontrol соедините шиной, который содержит пять сигналов. Сигналы описывают валидность пикселя и его местоположения в системе координат. Для получения дополнительной информации смотрите Пиксельную Шину управления.

Для мультипиксельной потоковой передачи каждый вектор из пиксельных значений имеет один набор управляющих сигналов. Поскольку вектор имеет только один valid сигнал, пиксели в векторе должны быть или всеми допустимыми или всеми недопустимыми. hStart и vStart сигналы применяются к пикселю с самым низким индексом в векторе. hEnd и vEnd сигналы применяются к пикселю с самым высоким индексом в векторе.

Типы данных: bus

Вывод

развернуть все

`pixel` — Пиксель изображения
скаляр | вектор

Размерности выхода pixel совпадают с размерностями входа pixel. Блок возвращает выход pixel как скаляр, вектор-строку из значений Number of components или вектор-столбец значений Number of pixels.

Тип данных задан параметром Table data.

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Для мультипиксельной потоковой передачи каждый вектор из пиксельных значений имеет один набор управляющих сигналов. Поскольку вектор имеет только один valid сигнал, пиксели в векторе - или все допустимые или все недопустимые. hStart и vStart сигналы применяются к пикселю с самым низким индексом в векторе. hEnd и vEnd сигналы применяются к пикселю с самым высоким индексом в векторе.

Типы данных: bus

Параметры

развернуть все

`Table data` — Сопоставьте между входным пикселем и выходным пикселем
`uint8(0:1:255)` (значение по умолчанию) | вектор

Сопоставьте между входным пикселем и выходным пикселем в виде строки или вектор-столбца любого типа данных. Тип данных табличных данных определяет тип данных выхода pixel. Это отображение определяет взаимно-однозначное соответствие между значением входа pixel и значением выхода pixel.

Длина вектора должна быть 2^WordLength, где WordLength является размером, в битах, входа pixel. Блок Lookup Table не выполняет интерполяцию. Каждое входное значение должно иметь соответствующее выходное значение в таблице.
Наименьшее представимое значение типа входных данных сопоставляет с первым элементом таблицы, вторых наименьших карт ценности к второму элементу, и так далее. Например, если вход pixel имеет тип данных fixdt(0,3,1), входное значение 0 сопоставляет с первым элементом таблицы, 0,5 карт к второму элементу, 1 карты к третьему элементу, и так далее.

Когда вход pixel является вектором, блок реплицирует интерполяционную таблицу для каждого элемента вектора. В этом случае таблицы используют VectorSize ×2^WordLength ячейки памяти.

Пример: uint8(linspace(255,0,256))

Примеры модели

Вычислите негатив

Создайте отрицание изображения путем поиска противоположных пиксельных значений в таблице.

Алгоритмы

развернуть все

Задержка

Задержка блока Lookup Table является 2 циклами.

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Этот блок поддерживает генерацию кода C/C++ для акселератора Simulink^® и быстрых режимов Accelerator и для генерации компонента DPI.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

HDL Coder™ обеспечивает дополнительные параметры конфигурации, которые влияют на реализацию HDL и синтезируемую логику.

Архитектура HDL

Этот блок имеет одну, архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров, чтобы поместить при выходных параметрах путем перемещения существующих задержек в рамках проекта. Распределенная конвейеризация не перераспределяет эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите ConstrainedOutputPipeline (HDL Coder).
InputPipeline	Количество входных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите InputPipeline (HDL Coder).
LUTRegisterResetType	Тип сброса интерполяционной таблицы выходной регистр. Выберите `none` синтезировать интерполяционную таблицу к ROM, когда ваша цель является FPGA. См. также LUTRegisterResetType (HDL Coder).
OutputPipeline	Количество выходных настроек канала связи, чтобы вставить в сгенерированный код. Распределенная конвейеризация и ограниченная выходная конвейеризация могут переместить эти регистры. `Значением по умолчанию является 0`. Для получения дополнительной информации смотрите OutputPipeline (HDL Coder).

Документация

Lookup Table

Описание

Порты

Входной параметр

`pixel` — Пиксели изображения
скаляр | вектор

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Вывод

`pixel` — Пиксель изображения
скаляр | вектор

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

Параметры

`Table data` — Сопоставьте между входным пикселем и выходным пикселем
`uint8(0:1:255)` (значение по умолчанию) | вектор

Примеры модели

Вычислите негатив

Алгоритмы

Задержка

Расширенные возможности

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Блоки

Объекты

Документация Vision HDL Toolbox

Поддержка

Документация

Lookup Table

Описание

Порты

Входной параметр

pixel — Пиксели изображения скаляр | вектор

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Вывод

pixel — Пиксель изображения скаляр | вектор

ctrl — Управляющие сигналы сопоставлены с пиксельным потоком pixelcontrol шина

Параметры

Table data — Сопоставьте между входным пикселем и выходным пикселем uint8(0:1:255) (значение по умолчанию) | вектор

Примеры модели

Вычислите негатив

Алгоритмы

Задержка

Расширенные возможности

Генерация кода C/C++ Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.

Смотрите также

Блоки

Объекты

Документация Vision HDL Toolbox

Поддержка

`pixel` — Пиксели изображения
скаляр | вектор

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`pixel` — Пиксель изображения
скаляр | вектор

`ctrl` — Управляющие сигналы сопоставлены с пиксельным потоком
`pixelcontrol` шина

`Table data` — Сопоставьте между входным пикселем и выходным пикселем
`uint8(0:1:255)` (значение по умолчанию) | вектор

Генерация кода C/C++
Генерация кода C и C++ с помощью Simulink® Coder™.

Генерация HDL-кода
Сгенерируйте Verilog и код VHDL для FPGA и проекты ASIC с помощью HDL Coder™.