Найдите задержку сигнала

Можно использовать блок Find Delay, чтобы найти задержку между двумя сигналами и определить, когда длина Окна корреляции не является достаточно большой.

Исследуйте модель

Блок Bernoulli Binary Generator сконфигурирован, чтобы вывести одну выборку в секунду. Выход переходит к верхнему и более низкому пути. Верхний путь предоставляет опорный сигнал блоку Find Delay. Более низкий путь обеспечивает путь к задержке к блоку Find Delay. Блок Delay (Simulink), сконфигурированный, чтобы обработать основанные на выборке входные параметры и задержать сигнал 10 выборками, находится в более низком пути. Блок Find Delay сравнивает эти два входных сигнала и выводит расчетную задержку и флаг изменения задержки. Осциллограф времени отображает delay и chg выходные параметры блока Find Delay.

model = 'cm_find_delay_mdl';
open_system(model);

Запустите модель

Запустите модель параметром длины Окна корреляции набора блока Find Delay к 15 выборкам.

chg выходы порта 0 когда значение вычисленной задержки остается постоянным для дольше, чем длина Окна корреляции. Проигнорируйте блок Find Delay выходные параметры в течение первого периода окна корреляции, потому что нет никаких предшествующих данных о периоде корреляции для сравнения. После первого периода окна корреляции расчетная задержка выход показывает изменение задержки в зависимости от времени и chg выходы порта 1, указание на задержку изменяется в предыдущем окне корреляции для всех кроме одного из окон корреляции. Этот результат показывает, что длина Окна корреляции слишком является сокращением от блока Find Delay, чтобы точно вычислить задержку между двумя сигналами.

set_param([model,'/Find Delay'],'corrLength','15')
sim(model)

Запустите модель параметром длины Окна корреляции набора блока Find Delay к 40 выборкам.

Для этого запуска вычислил выход, задержка обосновывается на 10 выборках в 50-секундной метке и chg порт переключается к 1 в течение всего одного из периодов длины Окна корреляции. После второго периода окна корреляции (в 100-секундной метке), вычисленный delay выход стабилизируется и chg выведите переключатели к 0 для остатка от запуска.

set_param([model,'/Find Delay'],'corrLength','40')
sim(model)

close_system(model,0);