Преобразуйте сигнал от 48 кГц до 32 кГц с помощью блока FIR Rate Conversion HDL Optimized.
Источник является входным сигналом косинуса, произведенным на уровне 48 кГц. Модель передает новую выборку данных в блок на каждом временном шаге путем содержания validIn = true. После передискретизации, validOut сигналом является true на только 2/3 временных шагов.
Задайте параметры скорости передачи данных в InitFcn 'callback'.
Сконфигурируйте блок FIR Rate Conversion HDL Optimized. Используйте коэффициент интерполяции по умолчанию 2 и фактор децимации 3. Используйте firmpm функционируйте, чтобы спроектировать equiripple КИХ-фильтр. В группе Типов данных, набор Содействующий тип данных к fixdt(1,16,15) чтобы вместить фильтр, вы спроектировали.
Запустите модель. Используйте Logic Analyzer, чтобы просмотреть сигналы ввода и вывода блока. Синий значок в модели указывает на переданные потоком сигналы. Запустите Logic Analyzer из панели инструментов модели.
В Logic Analyzer отметьте шаблон validIn и получившийся validOut сигнал.
Чтобы сгенерировать HDL-код от блока FIR Rate Converter HDL Optimized, щелкните правой кнопкой по блоку и выберите Create Subsystem from Selection. Затем щелкните правой кнопкой по подсистеме и выберите HDL Code> Generate HDL Code for Subsystem.
