addInternalIOInterface

Класс: hdlcoder.ReferenceDesign
Пакет: hdlcoder

Добавьте и задайте внутренний интерфейс IO между сгенерированным IP базовые и существующие ядра IP

Синтаксис

addInternalIOInterface('InterfaceID',interface_name,'InterfaceType', interface_type,'PortName',port_name,'PortWidth',port_width,'InterfaceConnection',interface_connection)

Описание

addInternalIOInterface('InterfaceID',interface_name,'InterfaceType', interface_type,'PortName',port_name,'PortWidth',port_width,'InterfaceConnection',interface_connection) добавляет и задает внутренний интерфейс IO между сгенерированным ядром IP и другими ядрами IP в исходном проекте.

В HDL Workflow Advisor, если вы предназначаетесь для пользовательского исходного проекта, который имеет внутренний интерфейс IO, необходимо сопоставить порт DUT с внутренним интерфейсом IO. В Таблице Интерфейса Целевой платформы вы не можете оставить внутренний интерфейс IO неприсвоенным.

Входные параметры

развернуть все

Пользовательский внутренний интерфейс IO называет в виде вектора символов. В HDL Workflow Advisor, когда вы выбираете пользовательский исходный проект, это имя появляется как опция в Таблице Интерфейса Целевой платформы.

Пример: 'MyCustomInternalInterface'

Интерфейсное направление относительно сгенерированного ядра IP в виде вектора символов.

Например, если интерфейс является входом к сгенерированному базовому IP, набор interface_type к 'IN'.

Имя сгенерированного порта ядра IP в HDL-коде в виде вектора символов.

Пример: 'MyIPCoreInternalIOInterfacePort'

Битная ширина сгенерированного порта ядра IP в виде целого числа. Можно использовать порты DUT, которые сгладили размеры слова, больше, чем 128 биты. К портам модели DUT, которые имеют размеры слова, больше, чем 128 биты, используйте векторные типы данных. Например, чтобы смоделировать 512- битный Порт данных, используйте векторный порт с четырьмя 128- битные скалярные порты.

Внутренний интерфейсный порт IO, чтобы соединиться со сгенерированным портом ядра IP в виде вектора символов. Внутренний интерфейсный порт IO является существующим портом в исходном проекте. Его ширина бита порта должна совпадать с port_width.

Различные инструменты синтеза имеют различные форматы для внутреннего интерфейсного порта IO.

Инструмент синтезаПример формата

Altera® Quartus II

'internal_ip_0.In0'

Xilinx® Vivado®

'internal_ip_0/In0'

Xilinx ISE

'internal_In0'

Пример: 'internal_ip_0.In0'

Пример: 'internal_ip_0/In0'

Пример: 'internal_In0'

Введенный в R2015b
Для просмотра документации необходимо авторизоваться на сайте