Эта страница описывает параметры конфигурации, которые находятся во вкладке HDL Code Generation> Test Bench диалогового окна Configuration Parameters. Используя параметры в этой вкладке, можно задать путь к библиотеке симуляции и сгенерировать ли многофайловый испытательный стенд.
Разделите сгенерированный испытательный стенд на функции помощника, данные и файлы кода испытательного стенда HDL.
Можно использовать эту установку, чтобы задать, как вы хотите разделить файлы, которые содержат код испытательного стенда, данные и функции помощника.
Имена файлов выведены из имени DUT, свойства Test bench name postfix и свойства Test bench data file name postfix как:
DUTname_TestBenchPostfix_TestBenchDataPostfix
Например, если именем DUT является symmetric_fir, и выходным языком является VHDL®, имена файлов испытательного стенда по умолчанию:
symmetric_fir_tb.vhd: код испытательного стенда
symmetric_fir_tb_pkg.vhd: помощник функционирует пакет
symmetric_fir_tb_data.vhd: блок данных
Если именем DUT является symmetric_fir и выходным языком является Verilog®, имена файлов испытательного стенда по умолчанию:
symmetric_fir_tb.v: код испытательного стенда
symmetric_fir_tb_pkg.v: помощник функционирует пакет
symmetric_fir_tb_data.v: данные об испытательном стенде
Значение по умолчанию: Off
On Запишите три отдельных файла HDL. Существует отдельный файл для кода испытательного стенда, функций помощника и данных об испытательном стенде.
OffЗапишите два отдельных файла HDL. Один файл содержит код испытательного стенда HDL. Другой файл содержит пакет функций помощника и данные об испытательном стенде.
Когда это свойство выбрано, Test bench data file name postfix включен.
Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.
Свойство:
MultifileTestBench |
| Ввод: символьный вектор |
Значение:
'on' | 'off' |
Значение по умолчанию:
'off' |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, можно задать этот параметр для symmetric_fir подсистема в sfir_fixed модель с помощью любого из этих методов.
Передайте свойство в качестве аргумента к makehdltb функция.
makehdltb('sfir_fixed/symmetric_fir', ... 'MultifileTestBench', 'on')
Когда вы используете hdlset_param, можно установить параметр на модели и затем сгенерировать использование HDL-кода makehdltb.
hdlset_param('sfir_fixed', 'MultifileTestBench', 'on') makehdltb('sfir_fixed/symmetric_fir')
Задайте путь к своему скомпилированному Altera® или библиотекам симуляции Xilinx®.
Default:''
Задайте путь к скомпилированным библиотекам симуляции Altera или Xilinx. Altera обеспечивает файлы имитационной модели в папке \quartus\eda\sim_lib.
Эта опция отключена, если вы выбираете целую модель. Выберите DUT вместо этого для установки Generate HDL for.
Свойство:
SimulationLibPath |
| Ввод: символьный вектор |
Значение по умолчанию:
'' |
Чтобы установить это свойство, использовать hdlset_param или makehdltb. Чтобы просмотреть значение свойства, использовать hdlget_param.
Например, если вы хотите установить путь к скомпилированной библиотеке Xilinx Simulation, введите:
myDUT = gcb; libpath = '/apps/Xilinx_ISE/XilinxISE-13.4/Linux/ISE_DS/ISE/vhdl/ mti_se/6.6a/lin64/xilinxcorelib'; hdlset_param (myDUT, 'SimulationLibPath', libpath); makehdltb(myDUT)
