Документация

ID инструкции

1.1.9

Серьезность

Обязательный

Описание

Если вы генерируете HDL-код для Подсистемы, которая имеет несвязанные выходные порты, HDL Coder™ генерирует ошибку. Для выходных портов, которые не соединяются с нисходящей логикой, соедините их с блоком.

Эта модель иллюстрирует DUT0 Подсистема, которая имеет несвязанный выходной порт Out2.

open_system('hdlcoder_terminateout')

Если вы генерируете HDL-код для этой Подсистемы, HDL Coder™ генерирует эту ошибку:

error in validation model generation: Failed to find source for outport 2 on 'DUT0' Please create a fully connected subsystem when generating the cosimulation model.

close_system('hdlcoder_terminateout')

Можно использовать addterms функция, чтобы добавить Терминатора блокируется к неподключенным портам в вашей модели.

load_system('hdlcoder_terminateout')
addterms('hdlcoder_terminateout')
open_system('hdlcoder_terminateout')

ID инструкции

1.1.10

Серьезность

Информативный

Описание

Чтобы исключить блоки в вашей модели от симуляции, физически не удаляя блоки из вашей модели, использование Комментирует или Комментарий Через. Когда вы используете, Комментируют, сигналы отключены и основаны. Когда вы используете Комментарий Через, через сигналы проходят.

Когда вы генерируете HDL-код, можно использовать эту возможность исключить определенные блоки, такие как блоки, которые не поддерживаются для генерации HDL-кода.

Откройте модель hdlcoder_comment_through_out.

open_system('hdlcoder_comment_through_out')

Блоки поддержек генератора кода, которые являются, комментируют, когда выходные сигналы не использованы. Сгенерированный код присваивает постоянное значение 0 к сигналу при выходе. Dut_CommentOut подсистема содержит блоки, которые комментируются.

open_system('hdlcoder_comment_through_out/DUT_CommentOut/Generated_CommentOut')

Когда вы генерируете код, этот код VHDL сгенерировал для DUT_CommentOut подсистема указывает на постоянное нулевое значение, присвоенное Out1.

ARCHITECTURE rtl OF Generated IS

  -- Signals
  SIGNAL TmpGroundAtData_Type_DuplicateInport1_out1 : signed(15 DOWNTO 0);  -- sfix16_En6

BEGIN
-- Unsupported Block

TmpGroundAtData_Type_DuplicateInport1_out1 <= to_signed(16#0000#, 16);

Out1 <= std_logic_vector(TmpGroundAtData_Type_DuplicateInport1_out1);

END rtl;

Генератор кода поддерживает блоки, которые являются комментарием через. Сгенерированный код передает входной сигнал до выхода. Dut_CommentThrough подсистема содержит блоки, которые являются комментарием через.

open_system('hdlcoder_comment_through_out/DUT_CommentThrough/Generated_CommentThrough')

Когда вы генерируете код для Dut_CommentThrough подсистема, код VHDL показывает In1 переданный до Out1.

ARCHITECTURE rtl OF Generated_CommentThrough IS

BEGIN
-- Unsupported Block

Out1 <= In1;

END rtl;