Exponenta Banner

Свойства для управления генерацией скриптов

В этом разделе описывается установить свойства в makehdl или makehdltb функции, чтобы включить или отключить генерацию скриптов и настроить имена и содержимое сгенерированных файлов скрипта.

Включение и отключение генерации скриптов

EDAScriptGeneration свойство управляет генерацией файлов скрипта. По умолчанию, EDAScriptGeneration набор on. Чтобы отключить генерацию скриптов, установите EDAScriptGeneration к off, как в следующем примере.

makehdl('sfir_fixed/symmetric_fir,'EDAScriptGeneration','off')

Настройка имен скрипта

Когда вы генерируете HDL-код, HDL Coder™ добавляет постфиксную строку к модели, или подсистема называют system на сгенерированное имя скрипта.

Когда вы генерируете код испытательного стенда, HDL Coder добавляет постфиксную строку к имени испытательного стенда testbench_tb.

Постфиксная строка зависит от типа скрипта (компиляция, симуляция или синтез) быть сгенерированным. Постфиксные строки по умолчанию показывают в следующей таблице. Для каждого типа скрипта можно задать собственный постфикс с помощью связанного свойства.

Тип скриптаСвойствоЗначение по умолчанию
КомпиляцияHDLCompileFilePostfix_compile.do
СимуляцияHDLSimFilePostfix_sim.do
СинтезHDLSynthFilePostfixЗависит от выбранного инструмента синтеза. Смотрите Выбирают инструмент синтеза.

Следующая команда генерирует код VHDL® для подсистемы system, определение пользовательского постфикса для скрипта компиляции. Именем сгенерированного скрипта компиляции будет system_test_compilation.do.

makehdl('mymodel/system', 'HDLCompileFilePostfix', '_test_compilation.do')

Настройка кода скрипта

Используя имя свойства / пары значения свойства, полученные в итоге в следующей таблице, можно передать на имена настраиваемого формата как векторы символов к makehdl или makehdltb. Свойства называют согласно следующим соглашениям:

  • Свойства, которые применяются к инициализации (Init) фаза идентифицирована Init вектор символов на имя свойства.

  • Свойства, которые применяются к фазе команды на файл (Cmd) идентифицированы Cmd вектор символов на имя свойства.

  • Свойства, которые применяются к завершению (Term) фаза идентифицирована Term вектор символов на имя свойства.

Имя свойства и значение по умолчаниюОписание

Имя: HDLCompileInit

Default:'vlib %s\n'

Имя формата передало fprintf записать Init раздел скрипта компиляции. Неявный аргумент является содержимым VHDLLibraryName свойство, который значения по умолчанию to'work'. Можно заменить Init по умолчанию строка ('vlib work\n') путем изменения значения VHDLLibraryName.

Имя: HDLCompileVHDLCmd

Значение по умолчанию: 'vcom %s %s\n'

Имя формата передало fprintf записать Cmd раздел скрипта компиляции для файлов VHDL. Два неявных аргумента являются содержимым SimulatorFlags свойство и имя файла текущей сущности или модуля. Чтобы не использовать флаги, установите SimulatorFlags к '' (значение по умолчанию).

Имя: HDLCompileVerilogCmd

Значение по умолчанию: 'vlog %s %s\n'

Имя формата передало fprintf записать Cmd раздел скрипта компиляции для файлов Verilog®. Два неявных аргумента являются содержимым SimulatorFlags свойство и имя файла текущей сущности или модуля. Чтобы не использовать флаги, установите SimulatorFlags к '' (значение по умолчанию).

Name:HDLCompileTerm

Default:''

Имя формата передало fprintf записать фрагмент завершения скрипта компиляции.

Имя: HDLSimInit

Значение по умолчанию: 

 ['onbreak resume\n',...
 'onerror resume\n']

Имя формата передало fprintf записать раздел инициализации скрипта симуляции.

Имя: HDLSimCmd

Значение по умолчанию: 'vsim -voptargs=+acc %s.%s\n'

Имя формата передало fprintf записать команду симуляции.

Если ваш выходной язык является VHDL, первый неявный аргумент является значением VHDLLibraryName свойство. Если вашим выходным языком является Verilog, первым неявным аргументом является 'work'.

Второй неявный аргумент является модулем верхнего уровня или именем сущности.

Имя: HDLSimViewWaveCmd

Значение по умолчанию: 'add wave sim:%s\n'

Имя формата передало fprintf записать команду просмотра формы волны скрипта симуляции. Неявный аргумент добавляет пути прохождения сигнала для входа верхнего уровня DUT, выхода и выходных опорных сигналов.

Имя: HDLSimTerm

Значение по умолчанию: 'run -all\n'

Имя формата передало fprintf записать Term фрагмент скрипта симуляции. Строка является командой создания проекта синтеза. Содержимое строки характерно для выбранного инструмента синтеза. Смотрите Выбирают инструмент синтеза.

Имя: HDLSynthInit

Имя формата передало fprintf записать Init раздел скрипта синтеза. Содержимое имени формата характерно для выбранного инструмента синтеза. Смотрите Выбирают инструмент синтеза.

Имя: HDLSynthCmd

Имя формата передало fprintf записать Cmd раздел скрипта синтеза. Содержимое имени формата характерно для выбранного инструмента синтеза. Смотрите Выбирают инструмент синтеза.

Имя: HDLSynthTerm

Имя формата передало fprintf записать Term раздел скрипта синтеза. Содержимое имени формата характерно для выбранного инструмента синтеза. Смотрите Выбирают инструмент синтеза.

Примеры

Следующий пример задает пользовательское имя библиотеки VHDL для скрипта компиляции Mentor Graphics® ModelSim® для кода, сгенерированного от подсистемы, system.

makehdl(system, 'VHDLLibraryName', 'mydesignlib')

Результирующий скрипт, system_compile.do:

vlib mydesignlib
vcom  system.vhd

Следующий пример указывает, что HDL Coder генерирует файл синтеза Xilinx® ISE для подсистемы sfir_fixed/symmetric_fir.

 makehdl('sfir_fixed/symmetric_fir','HDLSynthTool', 'ISE')

Следующий листинг показывает результирующий скрипт, symmetric_fir_ise.tcl.

set src_dir "./hdlsrc"
set prj_dir "synprj"
file mkdir ../$prj_dir
cd ../$prj_dir
project new symmetric_fir.ise
xfile add ../$src_dir/symmetric_fir.vhd
project set family Virtex4
project set device xc4vsx35
project set package ff668
project set speed -10
process run "Synthesize - XST"

Документация HDL Coder

Поддержка