Сгенерируйте утверждения SystemVerilog от утверждения Simulink
HDL Verifier / Для Использования с DPI-C SystemVerilog
Блок Assertion утверждает, что его входной сигнал является ненулевым. Если его вход является нулем, блок останавливает симуляцию по умолчанию и отображает сообщение об ошибке. Когда вы генерируете компонент DPI-C SystemVerilog - блок создает мгновенное утверждение SystemVerilog. Используя параметры блоков, вы можете:
Включите или отключите утверждение.
Задайте выражение MATLAB® для Simulink®, чтобы оценить, когда утверждение перестанет работать.
Выберите для Simulink, чтобы или остановить симуляцию или продолжиться, но выводить предупреждение, когда утверждение перестанет работать.
Используйте параметры DPI-C, чтобы управлять опциями во время выполнения:
Задайте серьезность сгенерированного утверждения.
Задайте пользовательское сообщение или действие, когда утверждение перестанет работать.