Exponenta Banner

Assertion

Сгенерируйте утверждения SystemVerilog от утверждения Simulink

расширьте все на странице
  • Библиотека:

  • HDL Verifier / Для Использования с DPI-C SystemVerilog

  • Assertion block

Описание

Блок Assertion утверждает, что его входной сигнал является ненулевым. Если его вход является нулем, блок останавливает симуляцию по умолчанию и отображает сообщение об ошибке. Когда вы генерируете компонент DPI-C SystemVerilog - блок создает мгновенное утверждение SystemVerilog. Используя параметры блоков, вы можете:

  • Включите или отключите утверждение.

  • Задайте выражение MATLAB® для Simulink®, чтобы оценить, когда утверждение перестанет работать.

  • Выберите для Simulink, чтобы или остановить симуляцию или продолжиться, но выводить предупреждение, когда утверждение перестанет работать.

Используйте параметры DPI-C, чтобы управлять опциями во время выполнения:

  • Задайте серьезность сгенерированного утверждения.

  • Задайте пользовательское сообщение или действие, когда утверждение перестанет работать.

Порты

Входной параметр

развернуть все

Блок Assertion принимает входные сигналы любых размерностей и типа числовых данных, который поддерживает Simulink.

Типы данных: single | double | int8 | int16 | int32 | uint8 | uint16 | uint32 | Boolean | fixed point

Параметры

развернуть все

Установка этого флажка позволяет блоку вывести предупреждение симуляции или ошибку. Это также позволяет блоку создать утверждение SystemVerilog в вашем сгенерированном коде. Снятие этого флажка отключает утверждение в симуляции, и это не генерирует утверждение SystemVerilog.

Задайте выражение MATLAB для Simulink, чтобы оценить, когда утверждение перестанет работать. Блок игнорирует этот параметр в сгенерированном утверждении DPI-C.

Зависимости

Чтобы включить этот параметр, выберите параметр Enable assertion.

Выбор этого флажка заставляет Simulink останавливать симуляцию и отображать ошибку, когда вход блока является нулем. Снятие этого флажка позволяет Simulink продолжить симуляцию, выводя предупреждение, когда вход блока является нулем. Блок игнорирует этот параметр в сгенерированном утверждении DPI-C.

Зависимости

Чтобы включить этот параметр, выберите параметр Enable assertion.

Опции утверждения DPI-C

Используйте эти параметры, чтобы управлять поведением сгенерированного утверждения DPI-C в среде симуляции SystemVerilog. Чтобы включить генерацию утверждения DPI-C, выберите Enable assertion.

Выберите error или warning для утверждения DPI-C, чтобы выпустить сообщение об ошибке SystemVerilog или предупреждающее сообщение. Установите на custom выполнить пользовательскую команду.

Зависимости

Чтобы включить этот параметр, выберите параметр Enable assertion.

Задайте пользовательское сообщение SystemVerilog, которое будет испускаться, когда утверждение SystemVerilog перестанет работать. Эта функция поддерживает только символы ASCII.

Пример: RX fail

Зависимости

Чтобы включить этот параметр, установите Severity на error или warning.

Задайте пользовательскую команду SystemVerilog, чтобы выполниться, когда утверждение перестанет работать. Можно установить этот параметр, чтобы быть оператором отображения, командой или скриптом. Эта функция поддерживает только символы ASCII

Пример: $display("RX fail at %0t", $time);

Зависимости

Чтобы включить этот параметр, установите Severity на custom.

Примеры модели

Generate Native SystemVerilog Assertions from Simulink

Сгенерируйте собственный компонент утверждения SystemVerilog от Simulink

Сгенерируйте нативные утверждения SystemVerilog от утверждений в модели Simulink®. Эта возможность полезна каждый раз, когда вам нужно то же поведение утверждения в Simulink и в вашей тестовой среде HDL.

Смотрите также

Темы

Введенный в R2018a

Документация HDL Verifier

Поддержка