Этот пример показывает то, что происходит, когда синусоида подана в, Если блок, и спроектирован, чтобы выдержать сравнение Если блок с активированными подсистемами.

После выполнения симуляции осциллограф показывает три графика. Первый из этих графиков показывает исходную синусоиду и абсолютное значение исходной синусоиды, возмещенной два. Абсолютное значение синусоиды показывают только, когда подсистема выполняется. Это находится между 0 и 2,5 секундами, и между 5 и 7,5 секундами. Когда подсистема не выполняется, выход подсистемы сбрасывается к 0. Значение 0 определяется начальным условием выходного порта. Вы видите, когда подсистема выполняется путем рассмотрения второго графика. Значение 1 указывает, что выполняется.

Второй график показывает исходное значение входного сигнала. Когда сигнал находится к верхней части графика, если подсистема, связанная с первым графиком, выполняется. Когда сигнал еще находится к нижней части графика, подсистема, связанная с третьим графиком, выполняется.

Третий график показывает исходную синусоиду и ограниченную насыщением синусоиду, возмещенную два. Влажное значение синусоиды показывают только, когда подсистема выполняется. Это находится между 2,5 и 5 секундами, и между 7,5 и 10 секундами.