sldvextract | Извлеките подсистему или содержимое субдиаграммы в новую модель для анализа |
sldvoptions | Создайте объект опций верификации проекта |
sldvrun | Модель Analyze |
sldvreport | Сгенерируйте отчет Simulink Design Verifier |
sldvmakeharness | Сгенерируйте модель тестовой обвязки |
Что такое поиск ошибок проектирования?
Объясняет опция анализа поиска ошибок проектирования.
Выведенные области значений в поиске ошибок проектирования
Объясняют концепции областей значений проекта и выведенных областей значений относительно поиска ошибок проектирования.
Запустите анализ поиска ошибок проектирования
Описывает рекомендуемый рабочий процесс для обнаружения ошибок проектирования.
Обнаружьте ошибки целочисленного переполнения и деления на нуль
Пример, показывающий, как идентифицировать ошибки проектирования в вашей модели и рассмотреть результаты анализа.
Обнаружьте из связанных ошибок доступа к массиву
Обнаружьте из связанных ошибок доступа к массиву в вашей модели перед симуляцией.
Обнаружьте неличный, NaN и субнормальные значения с плавающей точкой
Обнаружьте значения с плавающей точкой в своей модели перед симуляцией.
Обнаружьте нарушения прав доступа хранилища данных
Обнаружьте нарушения прав доступа хранилища данных в своей модели.
Обнаружьте Ошибки проектирования в Пользовательском коде C/C++
Пример, показывающий, как обнаружить ошибки проектирования в пользовательском коде C/C++.
Ограничительные значения параметра
Обзор настройки параметра для анализа Simulink® Design Verifier™.
Задайте ограничительные значения для параметров
Пример того, как задать параметры как переменные для анализа.
Сохраните ограничения параметра в файлах кода MATLAB
Пример того, как импортировать и экспортировать заданные ограничения параметра к и от Таблицы параметров.
Задайте ограничительные значения для параметров в файлах кода MATLAB
Описывает, как задать настройки параметра m файлы кода MATLAB®.
Используя функции командной строки, чтобы поддержать изменяющиеся параметры
В этом примере показано, как использовать функции командной строки Simulink® Design Verifier™, чтобы сгенерировать тестовые данные, который включает различные значения параметров.
Панель верификатора проекта: поиск ошибок проектирования
Задайте опции, которые управляют, как Simulink Design Verifier обнаруживает ошибки периода выполнения в моделях, которые он анализирует.
Отладьте Нож Модели использования Поиска ошибок проектирования Целочисленного переполнения
В этом примере показано, как использовать Нож Модели, чтобы отладить ошибки проектирования целочисленного переполнения в модели Simulink.