Спроектируйте панель верификатора

Спроектируйте обзор панели верификатора

Задайте опции анализа и сконфигурируйте Simulink® Design Verifier™ выход.

Режим

Задайте аналитический режим для Simulink Design Verifier.

Настройки

Значение по умолчанию: Test generation

Design error detection

Обнаруживает ошибки переполнения целочисленной и фиксированной точки и ошибки деления на нуль в модели

Test generation

Генерирует тесты для модели.

Property proving

Доказывает свойства модели.

Совет

Simulink Design Verifier задает значение этой опции, когда вы выбираете одну из этих опций анализа от вкладки Design Verifier в разделе Mode:

  • Выберите Design Error Detection, затем нажмите Detect Design Errors.

  • Выберите Test Generation, затем нажмите Generate Tests.

  • Выберите Property Proving, затем нажмите Prove Properties.

Зависимость

Когда вы устанавливаете параметр Mode, кнопка ниже Check Model Compatibility изменяется можно следующим образом:

  • Режим: Test generation, чтения кнопки: Generate Tests

  • Режим: Design error detection, чтения кнопки: Detect Errors

  • Режим: Property proving, чтения кнопки: Prove Properties

Информация о командной строке

Параметр: DVMode
Ввод: массив символов
Значение: 'TestGeneration' | 'DesignErrorDetection' | 'PropertyProving'
Значение по умолчанию: 'TestGeneration'

Смотрите также

Максимальное аналитическое время

Задайте максимальное время (в секундах), что Simulink Design Verifier тратит анализ модели. Можно установить значение максимального аналитического времени к значению, которое вы готовы ввести к анализу. Можно также остановить анализ в любое время.

Настройки

Значение по умолчанию: 300

Значение, которое вы вводите, представляет максимальное количество секунд, Simulink Design Verifier анализирует вашу модель.

Информация о командной строке

Параметр: DVMaxProcessTime
Ввод: double
Значение: любое допустимое значение
Значение по умолчанию: 300

'OutputFolder'

Задайте путь, в который Simulink Design Verifier пишет свой выход.

Настройки

Значение по умолчанию: sldv_output/$ModelName$

  • Введите путь, который является или абсолютным или относительно текущей папки.

  • $ModelName$ лексема, которая представляет имя модели.

Совет

Можно использовать следующие параметры, чтобы настроить названия и местоположение Simulink Design Verifier выход:

  • На панели Results:

    • Data file name

    • Harness model file name

    • Simulink Test options > Test File name

  • На панели Report:

    • Report file name

    • File path of the output model

  • На панели Block Replacements:

    • File path of the output model

Информация о командной строке

Параметр: DVOutputDir
Ввод: массив символов
Значение: любой допустимый путь
Значение по умолчанию: 'sldv_output/$ModelName$'

Смотрите также

Интерпретация результатов и использование

Сделайте имена выходного файла уникальными путем добавления суффикса

Задайте, делает ли Simulink Design Verifier свои имена выходного файла уникальными путем добавления числового суффикса.

Настройки

Значение по умолчанию: On

On

Добавляет инкрементный числовой суффикс к именам выходного файла Simulink Design Verifier. Выбирание этой опции препятствует тому, чтобы программное обеспечение перезаписало существующие файлы, которые имеют то же имя.

Off

Не добавляет суффикс к именам выходного файла Simulink Design Verifier. В этом случае программное обеспечение может перезаписать существующие файлы, которые имеют то же имя.

Информация о командной строке

Параметр: DVMakeOutputFilesUnique
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'on'

Смотрите также

Интерпретация результатов и использование

Проверяйте совместимость модели

Осуществите проверку, чтобы оценить вашу модель для совместимости с Simulink Design Verifier. Для получения дополнительной информации смотрите Проверки Simulink Design Verifier.

Сгенерируйте Тестирует/Обнаруживает Ошибочные/Доказывать Свойства

Когда вы устанавливаете параметр Mode, эта кнопка изменяется можно следующим образом:

Восстановите представление модели

Задайте, восстановить ли представление модели для анализа Simulink Design Verifier.

Настройки

Значение по умолчанию: If change is detected

Always

Всегда восстанавливайте представление модели.

If change is detected

Восстановите представление модели только, когда программное обеспечение обнаружит любое изменение в модели.

Информация о командной строке

Параметр: DVRebuildModelRepresentation
Ввод: character array
Значение: 'Always' | 'IfChangeIsDetected'
Значение по умолчанию: 'If change is detected'

Смотрите также

Проверяйте совместимость модели

Автоматическое блокирование неподдерживаемых блоков и функций

Задайте, проигнорировать ли неподдерживаемые блоки и функции во время анализа.

Настройки

Значение по умолчанию: On

On

Игнорирует неподдерживаемые блоки и функции и возобновляет анализ.

Off

Выводит предупреждение, когда Simulink Design Verifier сталкивается с неподдерживаемым блоком или функцией и спрашивает, хотите ли вы продолжить анализ.

Информация о командной строке

Параметр: DVAutomaticStubbing
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'on'

Смотрите также

Обработайте несовместимости с автоматическим блокированием

Поддержите S-функции в анализе

Задайте, разрешить ли поддержку S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier.

Настройки

Значение по умолчанию: On

On

Включает поддержку S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier.

Off

Simulink Design Verifier автоматически S-функции тупиков во время анализа.

Информация о командной строке

Параметр: DVSFcnSupport
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'on'

Смотрите также

Поддержите ограничения и факторы для кода C/C++ и S-функций

Конфигурирование S-функции для генерации теста

Обработайте несовместимости с автоматическим блокированием

Используйте заданный, вводит минимальные и максимальные значения

Задайте, сгенерировать ли тесты, которые рассматривают заданные минимальные и максимальные значения как ограничения для всех входных сигналов в вашей модели.

Настройки

Значение по умолчанию: On

On

Рассматривает заданные минимальные и максимальные значения как ограничения для всех входных сигналов.

Off

Игнорирует любые заданные минимальные и максимальные значения.

Информация о командной строке

Параметр: DVDesignMinMaxConstraints
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'on'

Смотрите также

Минимальные и максимальные входные ограничения

Запустите дополнительный анализ, чтобы уменьшать экземпляры рационального приближения

Задайте, пытается ли Simulink Design Verifier уменьшать использование рационального приближения во время анализа.

Настройки

Значение по умолчанию: On

On

Когда вы используете Simulink Design Verifier, чтобы анализировать модели, Simulink Design Verifier пытается уменьшать использование рационального приближения если модель. Включение этой установки может увеличить аналитическое время.

Off

Simulink Design Verifier не пытается уменьшать использование рационального приближения во время анализа.

Информация о командной строке

Параметр: DVReduceRationalApprox
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'on'

Подтвердите тесты или контрпримеры с параллельными вычислениями

Задает, подтвердить ли тесты или контрпримеры с параллельными вычислениями. Эта опция требует лицензии Parallel Computing Toolbox™.

Когда использовать параллельные вычисления для валидации

В общем случае параллельное выполнение может помочь уменьшать время валидации если:

Следующие моменты должны быть рассмотрены при использовании параллельных вычислений для валидации:

  • Запуск параллельного пула может занять время, который влияет на полное аналитическое время. Уменьшать аналитическое время:

    • Убедитесь, что параллельный пул уже запускается, прежде чем вы запустите анализ генерации тестов. По умолчанию параллельный пул закрывается будучи неактивным для конкретного количества минут. Чтобы изменить настройки, смотрите, что тема 'Задает Ваши Параллельные Настройки' в Parallel Computing Toolbox.

    • Загрузите Simulink на всех параллельных рабочих пула.

  • Симуляция происходит последовательно когда:

    • Кластером не является local. Сконфигурируйте параллельные настройки, чтобы использовать local кластер только. Чтобы изменить настройки, смотрите, что тема 'Задает Ваши Параллельные Настройки' в Parallel Computing Toolbox.

    • Модель находится в dirty state до запуска анализа SLDV.

    • Модель имеет ToFile блоки.

    • Модель является внутренней обвязкой.

  • Функции векторного произведения, такие как functional testing and coverage analysis от менеджера по Simulink Test™ не поддерживают параллельные вычисления для валидации. Для получения дополнительной информации смотрите, Выполняют Функциональное Тестирование и Анализируют Тестовое покрытие (Simulink Test).

Настройки

Значение по умолчанию: Off

On

Если у вас есть лицензия Parallel Computing Toolbox, то Simulink Design Verifier подтверждает тесты или контрпримеры параллельно через несколько рабочих на той же машине.

Off

Simulink Design Verifier подтверждает тесты или контрпримеры в сериале.

Информация о командной строке

Параметр: DVUseParallel
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'off'

Смотрите также

Создание отчетов о приближениях через результаты валидации

Дополнительные опции для анализа кода

Задайте дополнительные опции для анализа S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier. Для получения дополнительной информации смотрите Ограничения Поддержки и Факторы для Кода C/C++ и S-функций.

Настройки

Значение по умолчанию: ''

Введите дополнительные опции для анализа S-функций, которые были скомпилированы, чтобы быть совместимыми с Simulink Design Verifier. Например, чтобы задать максимальный размер массивов, введите defaultArraySize = 512.

Информация о командной строке

Параметр: DVCodeAnalysisExtraOptions
Ввод: массив символов
Значение: любая допустимая опция для анализа S-функций
Значение по умолчанию: ''

Проигнорируйте цели на основе фильтра

Задайте, чтобы анализировать модель, игнорируя цели в Filter file. Filter file содержит цели покрытия модели для генерации тестов и цели поиска ошибок проектирования, которые вы хотите отфильтровать от анализа.

Настройки

Значение по умолчанию: Off

On

Игнорирует цели в Filter file во время анализа поиска ошибок проектирования и генерации тестов.

Off

Генерирует результаты для всех целей для генерации тестов и анализа поиска ошибок проектирования, включая тех в Filter file.

Зависимость

Этот параметр включает Filter file.

Информация о командной строке

Параметр: DVCovFilter
Ввод: массив символов
Значение: 'on' | 'off'
Значение по умолчанию: 'off'

Смотрите также

Фильтрация покрытия (Simulink Coverage)

Отфильтруйте файл

Задайте папку и имя файла для файла, который содержит цели покрытия модели для генерации тестов и цели поиска ошибок проектирования, которые вы хотите отфильтровать от анализа.

Настройки

Значение по умолчанию: ''

  • Задайте имя папки и имени файла, которое содержит цели, которые вы хотите проигнорировать от анализа поиска ошибок проектирования и генерации тестов.

Нажмите кнопку Browse, чтобы выбрать существующий Filter file.

Информация о командной строке

Параметр: DVCovFilterFileName
Ввод: массив символов
Значение: любой допустимый путь и имя файла
Значение по умолчанию: ''

Смотрите также

Правила фильтра покрытия и файлы (Simulink Coverage)

Отфильтруйте цели при помощи аналитического средства просмотра фильтра

Обзор...

Просмотрите к файлу, который содержит цели, которые вы хотите проигнорировать от анализа генерации тестов и поиска ошибок проектирования.

Зависимость

Эта кнопка включена Ignore objectives based on filter.

Документация Simulink Design Verifier

Поддержка

Для просмотра документации необходимо авторизоваться на сайте