В этом примере показано, как обнаружить ошибки целочисленного переполнения в модели, которая состоит из входных параметров составного типа.
sldvexComplexInputs
модель содержит SensorA, SensorB, и входные параметры комплекса SensorC и вход Control. SensorA и SensorB inports являются ограничением к Максимальному выходному значению, равному 100
.
open_system('sldvexComplexInputs');
На вкладке Apps, в Model Verification, Валидация и Тестовая группа, выбирают Design Verifier.
Чтобы обнаружить ошибки проектирования, нажмите Detect Design Errors. После того, как анализ завершается, отображения окна Results Summary, что одна цель допустима, и одна цель сфальсифицирована.
В окне Results Summary нажмите результаты анализа Highlight на модели. Блок Sum, выходные результаты которого по ошибке целочисленного переполнения подсвечены в красном.
Чтобы просмотреть аналитический отчет, нажмите HTML или PDF в окне Results Summary. Глава Состояния Целей Поиска ошибок проектирования перечисляет описание допустимых и сфальсифицированных целей.
Глава Ошибок проектирования содержит входные параметры теста, который приводит к целочисленному переполнению.