В этом примере показано, как к настройкам параметров с помощью конфигурационного файла параметра для анализа Simulink Design Verifier. Модель содержит параметр control_mode это включает активный контроллер и выбирает его выход, чтобы быть выходом модели. Simulink Design Verifier обрабатывает этот параметр как вход, который ограничивается быть или 1 или 2 и генерирует соответствующее значение для каждого теста.
open_system('sldvdemo_param_identification');
