В этом примере показано, как использовать входной порт минимальные и максимальные значения в качестве аналитических ограничений Simulink Design Verifier и во время генерации тестов и во время доказательства свойства.

Эта модель предварительно сконфигурирована, чтобы сгенерировать тесты для Decision Coverage. Заданные минимальные и максимальные значения отображены в квадратных скобках. Ограничения в этом примере препятствуют некоторым целям покрытия быть удовлетворенными. Когда вы генерируете тесты, не рассматривая эти ограничения, всем целям покрытия удовлетворяют.

1. Input1 и минимальные и максимальные значения Input2 получены непосредственно на их соответствующих атрибутах сигнала импорта.

2. Минимальные и максимальные значения заданы на Simulink.Signal object s сопоставленный с сигналами a и b. Simulink Design Verifier использует значения объекта сигнала в качестве ограничений. Когда несколько минимальных и максимальных значений заданы, e.g., на импорте и на объекте сигнала, Simulink Design Verifier рассматривает их самую трудную область значений.

3. Simulink Design Verifier считает минимальные и максимальные предельные области значений заданными на данных Stateflow, которые непосредственно соединяются с входными портами корневого уровня

4. Для анализа подсистемы корневой уровень подсистемы задал вход, которым рассматриваются минимальные и максимальные значения. Заметьте, что генерация тестов для Подсистемы использует ограничения, заданные на SSIn, но игнорирует их для анализа уровня системы.

open_system('sldvdemo_minmaxconstraints');