Проект FPGA (верхний уровень)

Просматривайте/Редактируйте Карту распределения памяти

Щелкните, чтобы просмотреть и отредактировать карту распределения памяти FPGA.

Включайте ведущее устройство JTAG для основанного на хосте взаимодействия

Используйте основанные на хосте скрипты с интегрированным ведущим устройством JTAG на целевой платформе, чтобы инициализировать регистры конфигурации и области памяти в сгенерированном проекте. Можно также использовать его, чтобы взаимодействовать с проектом при выполнении для того, чтобы считать назад диагностические информации. Ведущее устройство JTAG может использоваться вместо или в дополнение к встраиваемому процессору на целевой платформе.

Настройки

Значение по умолчанию: onoff

Включайте систему обработки

Для основанных на процессоре платформ включайте систему обработки. Система обработки должна быть включена при использовании Embedded Coder®, чтобы сгенерировать встроенное программное обеспечение.

Настройки

Значение по умолчанию: offon

Задержка (задержки) прерывания

Задержка от оборудования, утверждающего прерывание к запуску процедуры обработки прерывания.

Настройки

Значение по умолчанию: 0.00001

Укажите тактовую частоту настройки (МГц)

Часы конфигурации системы управляют интерфейсами регистра конфигурации для ядер IP поставщика в системе. Созданные пользователями ядра Simulink® IP используют параметр ниже для его шины регистра конфигурации.

Настройки

Значение по умолчанию: 50

Тактовая частота ядра IP (МГц)

Часы для всех основанных на Simulink сгенерированных ядер IP HDL. Одни часы управляют всем IP и используются и для datapath и для логики регистра конфигурации.

Настройки

Значение по умолчанию: 100

Для просмотра документации необходимо авторизоваться на сайте