Exponenta Banner
exponenta event banner

setModuleProperty

Класс: dlhdl. ProcessorConfig
Пакет: dlhdl

Используйте setModuleProperty способ установки свойств модулей в пределах dlhdl.ProcessorConfig объект

развернуть все на странице

Синтаксис

setModuleProperty(ModuleName,Name,Value)

Описание

setModuleProperty(ModuleName,Name,Value)метод задает свойства модуля, упомянутого в ModuleName используя значения, указанные как Name,Value пар.

Примеры

развернуть все

  1. Создайте пример объекта с помощью dlhdl.ProcessorConfig класс, а затем используйте setModuleProperty метод для установки значения для convThreadNumber.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty('conv','ConvThreadNumber',25)
hPC

  2. После выполнения кода результат будет следующим:

    hPC = 

                    Processing Module "conv"
                            ConvThreadNumber: 25
                             InputMemorySize: [227  227    3]
                            OutputMemorySize: [227  227    3]
                            FeatureSizeLimit: 2048
                              KernelDataType: 'single'

                      Processing Module "fc"
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096
                              KernelDataType: 'single'

                   Processing Module "adder"
                             InputMemorySize: 40
                            OutputMemorySize: 40
                              KernelDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

  1. Создайте пример объекта с помощью dlhdl.ProcessorConfig класс, а затем используйте setModuleProperty метод для установки значения для InputMemorySize.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty('fc','InputMemorySize',25060)
hPC

  2. После выполнения кода результат будет следующим:

    hPC = 

                    Processing Module "conv"
                            ConvThreadNumber: 16
                             InputMemorySize: [227  227    3]
                            OutputMemorySize: [227  227    3]
                            FeatureSizeLimit: 2048
                              KernelDataType: 'single'

                      Processing Module "fc"
                              FCThreadNumber: 4
                             InputMemorySize: 25060
                            OutputMemorySize: 4096
                              KernelDataType: 'single'

                   Processing Module "adder"
                             InputMemorySize: 40
                            OutputMemorySize: 40
                              KernelDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

  1. Создайте пример объекта с помощью dlhdl.ProcessorConfig класс, а затем используйте setModuleProperty метод для установки значения для InputMemorySize.

    hPC = dlhdl.ProcessorConfig;
hPC.setModuleProperty('adder','InputMemorySize',80)
hPC

  2. После выполнения кода результат будет следующим:

    hPC = 

                    Processing Module "conv"
                            ConvThreadNumber: 16
                             InputMemorySize: [227  227    3]
                            OutputMemorySize: [227  227    3]
                            FeatureSizeLimit: 2048
                              KernelDataType: 'single'

                      Processing Module "fc"
                              FCThreadNumber: 4
                             InputMemorySize: 25088
                            OutputMemorySize: 4096
                              KernelDataType: 'single'

                   Processing Module "adder"
                             InputMemorySize: 80
                            OutputMemorySize: 40
                              KernelDataType: 'single'

                     System Level Properties
                              TargetPlatform: 'Xilinx Zynq UltraScale+ MPSoC ZCU102 Evaluation Kit'
                             TargetFrequency: 200
                               SynthesisTool: 'Xilinx Vivado'
                             ReferenceDesign: 'AXI-Stream DDR Memory Access : 3-AXIM'
                     SynthesisToolChipFamily: 'Zynq UltraScale+'
                     SynthesisToolDeviceName: 'xczu9eg-ffvb1156-2-e'
                    SynthesisToolPackageName: ''
                     SynthesisToolSpeedValue: ''

Входные аргументы

развернуть все

dlhdl.ProcessorConfig имя модуля объекта, указанное как символьный вектор.

Аргументы пары «имя-значение»

Укажите дополнительные пары, разделенные запятыми Name,Value аргументы. Name является именем аргумента и Value - соответствующее значение. Name должен отображаться внутри кавычек. Можно указать несколько аргументов пары имен и значений в любом порядке как Name1,Value1,...,NameN,ValueN.

Пример:
conv параметры модуля

развернуть все

Этот параметр представляет собой число параллельных потоков ядра свертки 3 на 3, которые являются частью conv модуль в пределах dlhdl.ProcessorConfig объект.

Пример: 'ConvThreadNumber', 64

Этот параметр является матрицей 3D, представляющей размер входного изображения, ограниченный conv размер BRAM модуля в пределах dlhdl.ProcessorConfig объект.

Пример: 'InputMemorySize', [227 227 3]

Этот параметр является матрицей 3D, представляющей размер выходного изображения, ограниченный conv размер BRAM модуля в пределах dlhdl.ProcessorConfig объект.

Пример: 'OutputMemorySize', [227 227 3]

Этот параметр представляет собой положительное целое число, представляющее максимальный размер входного и выходного элемента в составе conv модуль в пределах dlhdl.ProcessorConfig объект.

Пример: 'FeatureSizeLimit', 512

Этот параметр представляет собой символьный вектор, представляющий тип данных ядра модуля.

Пример: 'KernelDataType', 'int8'

fc параметры модуля

развернуть все

Этот параметр представляет собой число параллельных потоков fc MAC, являющихся частью fc модуль в пределах dlhdl.ProcessorConfig объект.

Пример: 'FCThreadNumber', 16

Этот параметр представляет собой целое число без знака, представляющее размер оперативной памяти кэша, ограниченный значением fc размер BRAM модуля в пределах dlhdl.ProcessorConfig объект.

Пример: 'InputMemorySize', 9216

Этот параметр представляет собой целое число без знака, представляющее размер оперативной памяти кэша, ограниченный значением fc размер BRAM модуля в пределах dlhdl.ProcessorConfig объект.

Пример: 'OutputMemorySize', 4096

Этот параметр представляет собой символьный вектор, представляющий тип данных ядра модуля.

Пример: 'KernelDataType', 'int8'

adder свойства модуля

развернуть все

Этот параметр представляет собой целое число без знака, представляющее размер оперативной памяти кэша, ограниченный значением adder размер BRAM модуля в пределах dlhdl.ProcessorConfig объект.

Пример: 'InputMemorySize', 40

Этот параметр представляет собой целое число без знака, представляющее размер оперативной памяти кэша, ограниченный значением adder размер BRAM модуля в пределах dlhdl.ProcessorConfig объект.

Пример: 'OutputMemorySize', 40

Этот параметр представляет собой символьный вектор, представляющий тип данных ядра модуля.

Пример: 'KernelDataType', 'int8'

См. также

| |

Темы

Представлен в R2020b

Документация по инструментам глубокого обучения HDL

Поддержка