Чтобы создать пользовательский битовый поток для развертывания сети глубокого обучения на целевом устройстве, используйте dlhdl.ProcessorConfig объект.
Создать dlhdl.ProcessorConfig объект.
hPC = dlhdl.ProcessorConfig;
Настройте траекторию движения инструмента к инструменту проектирования. Например, чтобы настроить путь к инструменту проектирования Vivado ®, введите:
hdlsetuptoolpath('ToolName', 'Xilinx Vivado', 'ToolPath', 'C:\Xilinx\Vivado\2019.2\bin\vivado.bat');
Создайте пользовательский битовый поток.
dlhdl.buildProcessor(hPC);
После завершения формирования битового потока можно найти файл битового потока в cwd\dlhdl_prj\vivado_ip_prj\vivado_prj.runs\impl_1, где cwd является текущим рабочим каталогом. Имя файла битового потока: system_top_wrapper.bit. Связанное system_top_wrapper.mat находится на верхнем уровне cwd.
Для использования сгенерированного битового потока для поддерживаемых плат Xilinx ® необходимо скопировать system_top_wrapper.bit и system_top_wrapper.mat файлы в ту же папку.

Чтобы использовать сгенерированный битовый поток для поддерживаемых плат Intel ®, необходимо скопировать system_core.rbf, system.mat, system_periph.rbf, и system.sof файлы в ту же папку.

Развертывание пользовательского битового потока и сети глубокого обучения на целевом устройстве.
hTarget = dlhdl.Target('Xilinx'); snet = alexnet; hW = dlhdl.Workflow('Network',snet,'Bitstream','system_top_wrapper.bit','Target',hTarget); % If your custom bitstream files are in a different folder, use: % hW = dlhdl.Workflow('Network',snet,'Bitstream',... % 'C:\yourfolder\system_top_wrapper.bit','Target',hTarget); hW.compile; hW.deploy;
Использование ресурсов Bitstream (пакет поддержки инструментария глубокого обучения HDL для устройств Intel FPGA и SoC)
Использование ресурсов Bitstream (пакет поддержки панели инструментов глубокого обучения HDL для устройств Xilinx FPGA и SoC)
dlhdl.buildProcessor | dlhdl.ProcessorConfig | dlhdl.Workflow