Преобразование сигнала с 40 МГц в 100 МГц с помощью блока FIR Rate Converter HDL Optimized. Использует необязательный параметр request входной сигнал и ready выходной сигнал для управления скоростью передачи данных.
Для представления системной тактовой частоты 200MHz модель подключает повторяющийся сигнал true-false к request порт. Эта конфигурация генерирует выходные выборки на частоте 100 МГц, т.е. каждый второй шаг времени. Кроме того, можно подключить этот порт к ready порт дочернего блока.
Когда блок может принять новый входной образец на следующем шаге времени, он устанавливает ready выходной сигнал в true. Модель соединяет этот сигнал с источником сигнала, который генерирует одну выборку за раз.
Определите параметры скорости передачи данных в InitFcn обратный вызов.
Сконфигурируйте блок оптимизированного HDL преобразования скорости FIR. Используйте коэффициент интерполяции 5 и коэффициент прореживания 2. Используйте firmpm функция для конструирования эквиптного FIR-фильтра. Установите оба флажка, чтобы включить ready и request порты.% В группе Типы данных установите тип данных Коэффициенты равным fixdt(1,16,15) для соответствия конструкции фильтра.
Запустите модель. Используйте логический анализатор для просмотра входных и выходных сигналов блока. Синий значок в модели указывает на потоковые сигналы. Запустите Logic Analyzer с панели инструментов модели.
В Logic Analyzer обратите внимание на шаблон request и полученные в результате validOut сигнал и шаблон ready и полученные в результате validIn сигнал.
Для генерации кода HDL из блока FIR Rate Converter HDL Optimized щелкните правой кнопкой мыши на блоке и выберите Create Subsystem from Selection. Затем щелкните правой кнопкой мыши подсистему и выберите HDL Code > Generate HDL Code for Subsystem.