Преобразуйте сигнал с 48 кГц в 32 кГц с помощью блока FIR Rate Conversion HDL Optimized.
Источником является косинусный входной сигнал, дискретизированный в точке 48kHz. Модель передает новую выборку данных в блок на каждом шаге времени, удерживая validIn = true. После повторной выборки validOut сигнал - true только на 2/3 временных шагов.
Определите параметры скорости передачи данных в InitFcn обратный вызов.
Сконфигурируйте блок оптимизированного HDL преобразования скорости FIR. Используйте коэффициент интерполяции по умолчанию 2 и коэффициент прореживания 3. Используйте firmpm функция для конструирования эквиптного FIR-фильтра. В группе Типы данных задайте для типа данных Коэффициенты значение fixdt(1,16,15) для размещения разработанного фильтра.
Запустите модель. Используйте логический анализатор для просмотра входных и выходных сигналов блока. Синий значок в модели указывает на потоковые сигналы. Запустите Logic Analyzer с панели инструментов модели.
В Logic Analyzer обратите внимание на шаблон validIn и полученные в результате validOut сигнал.
Для генерации кода HDL из блока FIR Rate Converter HDL Optimized щелкните правой кнопкой мыши на блоке и выберите Create Subsystem from Selection. Затем щелкните правой кнопкой мыши подсистему и выберите HDL Code > Generate HDL Code for Subsystem.