exponenta event banner

Моделирование логической синхронизации

В этом примере показано, как использовать блок переменной задержки импульса для создания точных моделей синхронизации логических схем.

Этот пример является первым из трех примеров, в которых используется трехступенчатая модель кольцевого генератора для изучения диапазона вариантов моделирования аналоговых применений цифровых схем. Задержки на каждом этапе определяют выходную частоту кольцевого генератора, что делает точное моделирование этих задержек существенным для моделирования схемы. Этот первый пример показывает, как производить цифровые сигналы с точной синхронизацией с использованием переменной ступенчатой дискретной выборки.

Второй и третий примеры показывают, как производить аналоговые сигналы с точной формой и синхронизацией. Пример цифровой синхронизации с использованием выборки с фиксированным шагом показывает, как моделировать трехступенчатый кольцевой генератор с использованием комбинации фиксированного шага и переменного шага дискретного времени выборки. Цифровая синхронизация с использованием решений для обычных дифференциальных уравнений показывает моделирование трехступенчатого кольцевого генератора с использованием моделей, определенных обычными дифференциальными уравнениями (ОДУ). Этот пример следует изучить перед изучением двух других.

Задержки в этой модели вводятся блоками переменной задержки импульса из библиотеки утилит Blockset™ смешанного сигнала, причем задержка определяется отдельным входом в блок. Начальные выходные значения для блоков переменной задержки импульса устанавливаются, чтобы гарантировать колебание. Начальные выходные значения для двух блоков сохраняются на нулевом значении по умолчанию, в то время как начальные выходные значения для третьего блока устанавливаются на единицу.

Осциллограф сконфигурирован для отображения выборок в виде графика рассеяния без визуализации между выборками. Различные времена выборки делают различные предположения относительно значения сигнала между выборками, такие как:

  • Удержание нулевого порядка (ZOH) - предполагается, что значение сигнала равно значению последней выборки.

  • Удержание первого порядка (First Order Hold, FOH) - предполагается, что значение сигнала линейно изменяется от одного образца к другому.

  • Nyquist limited - предполагается, что сигнал имеет нулевое спектральное содержание выше частоты, равной половине фиксированной частоты дискретизации.

  • Ряд Тейлора (Taylor series) - для каждого основного шага выборки решатель ОДУ создает полином, который аппроксимирует значение сигнала за этот интервал времени.

Блок осциллографа основан на этих предположениях. Необходимо сосредоточиться на самих пробах и четко понять предположения, которые делают различные времена выборки.

Выборки, отображаемые на осциллографе, показывают одну выборку для каждого события логического переключения. Эти выборки генерируются блоками переменной задержки импульса. Каждый раз, когда блок переменной задержки импульса принимает выборку, он генерирует новое событие в момент времени, равный времени выборки плюс значение на входном порте задержки.

Как указано цветовым кодированием времени выборки, время выходной выборки для инверторов является фиксированным на минорном этапе (FIM). Это означает, что каждый инвертор создает выходное значение выборки для каждого основного времени выборки в модели, независимо от того, используется ли это время выборки на входном порте затвора.

Это поведение FIM типично для большинства логических блоков; однако следует обратить особое внимание на распространение времени выборки в запускаемых подсистемах, таких как D-триггеры. Если на входе триггера используется фиксированное время дискретной выборки шага, то любой вход, который не синхронизирован с этим временем выборки, может быть обработан неправильно. Запускаемую подсистему можно принудительно заставить работать в режиме FIM, запустив ее с переменным ступенчатым дискретным триггером, таким как генерируемый блоком переменной задержки импульса или логическим решением.

Поскольку модель не содержит дифференциальных уравнений, решателем является Переменный шаг дискретный (Variable Step Discrete).

Для параметра Stage Delay установлено значение 100 ps, что приводит к полпериоду точности 300 ps и период 600 ps, как показано в выходных данных моделирования.

Загрузите модель логического синхронизации и обновите модель для отображения времени выборки.

open_system('LogicTiming');
set_param(gcs,'SimulationCommand','update');

Запустите модель логического синхронизации.

%%.
sim('LogicTiming');

См. также

Связанные темы