Verilog-A - язык моделирования высокоуровневого поведения аналоговых компонентов и сетей. Verilog - А описывает компоненты математически для быстрого и точного моделирования.
Программное обеспечение RF Toolbox™ позволяет экспортировать описание канала Verilog-A. Можно создать модель Verilog-A любого пассивного радиочастотного компонента или сети и использовать ее в качестве поведенческой модели для анализа переходных процессов в симуляторе цепи стороннего производителя. Эта возможность полезна при проектировании целостности сигнала. Например, можно импортировать измеренные четырехпортовые S-параметры объединительной платы в панель инструментов, экспортировать модель объединительной платы Verilog-A в имитатор цепи и использовать модель для определения производительности схемы драйвера и приемника при взаимодействии между объединительной платой.
Язык Verilog-A - язык высокого уровня, использующий модули для описания структуры и поведения аналоговых систем и их компонентов. Модуль является компоновочным блоком программирования, который формирует исполняемую спецификацию системы.
Verilog-A использует модули для регистрации высокоуровневого аналогового поведения компонентов и систем. Модули описывают поведение цепи в терминах
Входные и выходные цепи, характеризующиеся предопределенными дисциплинами Verilog-A, описывающими атрибуты цепей.
Уравнения и параметры модуля, которые математически определяют взаимосвязь между входными и выходными сетками.
При создании модели цепи Verilog-A панель инструментов записывает модуль Verilog-A, определяющий входную и выходную цепи цепи, а также математические уравнения, описывающие работу цепи на входе для получения выходных данных.
Программное обеспечение RF Toolbox позволяет экспортировать модель Verilog-A rfmodel объект. Панель инструментов предоставляет один rfmodel объект, rfmodel.rational, который можно использовать для представления любого радиочастотного компонента или сети для экспорта в Verilog-A.
rfmodel.rational объект представляет компоненты как рациональные функции в форме полюс-остаток, как описано в rfmodel.rational справочная страница. Это представление может включать в себя комплексные полюса и остатки, которые встречаются в комплексно-сопряженных парах.
Панель инструментов реализует каждый rfmodel.rational объект в виде серии фильтров S-домена преобразования Лапласа в Verilog-A, используя форму числителя-знаменателя фильтра преобразования Лапласа:
=∑k=0Mnksk∑k=0Ndksk
где
M - порядок многочлена числителя.
M - порядок многочлена знаменателя.
nk - коэффициент k-ой степени s в числителе.
dk - коэффициент k-ой степени s в знаменателе.
Число полюсов в рациональной функции связано с числом фильтров преобразования Лапласа в модуле Verilog-A. Однако между ними нет однозначного соответствия. Разница возникает потому, что инструментарий объединяет каждую пару комплексно-сопряженных полюсов и соответствующие остатки в рациональной функции, чтобы сформировать числитель и знаменатель преобразования Лапласа с вещественными коэффициентами. панель инструментов преобразует вещественные полюса рациональной функции непосредственно в фильтр преобразования Лапласа в форме числитель-знаменатель.