Комплекс для реального Imag

Выходная действительная и мнимая части комплексного входного сигнала

Библиотека:
Операции с симуляцией/математикой
Кодер HDL/Математические операции

Описание

Блок Complex to Real-Imag выводит действительную и/или мнимую часть входного сигнала в зависимости от установки параметра Output. Реальные выходные данные имеют тот же тип данных, что и комплексные входные данные. Вход может быть массивом (вектором или матрицей) комплексных сигналов, в этом случае выходные сигналы представляют собой массивы одинаковых размеров. Вещественный массив содержит вещественные части соответствующих комплексных входных элементов. Мнимый выход аналогично содержит мнимые части входных элементов.

Порты

Вход

развернуть все

`Port_1` - Входной сигнал
скаляр | вектор | матрица

Комплексный входной сигнал, который блок вычисляет и выводит действительную и/или мнимую часть.

Продукция

развернуть все

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

Выходной сигнал, который является действительной и/или мнимой частью входного сигнала. Для выбора выводимой детали установите параметр «Вывод».

Параметры

развернуть все

`Output` - Спецификация реального и/или мнимого выхода
`Real and imag` (по умолчанию) | `Real` | `Imag`

Укажите, является ли выход действительной и/или мнимой частью входного сигнала.

Информация командной строки

Параметр: Output

Текст: символьный вектор

Значения: 'Real and imag' | 'Real' | 'Imag'

По умолчанию: 'Real and imag'

`Sample time` - Укажите время выборки в качестве значения, отличного от `-1`
`-1` (по умолчанию) | скаляр | вектор

Укажите время выборки в качестве значения, отличного от -1. Дополнительные сведения см. в разделе Указание времени образца.

Зависимости

Этот параметр не отображается, если для него явно не задано значение, отличное от -1. Дополнительные сведения см. в разделе Блоки, для которых образец времени не рекомендуется.

Программное использование

Параметр блока: SampleTime

Текст: символьный вектор

Значения: скаляр или вектор

По умолчанию: '-1'

Примеры модели

Основные операции с сигналом переменного размера

Как можно генерировать сигналы переменного размера. Он также иллюстрирует некоторые операции, которые могут быть применены к ним. Целью этого примера является введение основных операций, связанных с сигналами переменного размера.

Открыть модель

Measure Frequency Response by Using Spectrum Analyzer

Измерение частотной характеристики с помощью анализатора спектра

Эмулировать анализатор спектра, который измеряет частотную характеристику системы непрерывного времени, управляемой сложным синусоидальным сигналом. В этой модели Simulink ® блок Plant описывает резонансную систему второго порядка формы

Характеристики блока

Типы данных	`Boolean` \| `double` \| `fixed point` \| `integer` \| `single`
Прямой проход	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулей	`no`

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

Комплексная поддержка данных

Этот блок поддерживает генерацию кода для сложных сигналов.

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

От комплекса до величины - угол | От Real-Imag до Complex

Представлен до R2006a

Документация

Комплекс для реального Imag

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр | вектор | матрица

Продукция

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

Параметры

`Output` - Спецификация реального и/или мнимого выхода
`Real and imag` (по умолчанию) | `Real` | `Imag`

Информация командной строки

`Sample time` - Укажите время выборки в качестве значения, отличного от `-1`
`-1` (по умолчанию) | скаляр | вектор

Зависимости

Программное использование

Примеры модели

Основные операции с сигналом переменного размера

Измерение частотной характеристики с помощью анализатора спектра

Характеристики блока

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Документация Simulink

Поддержка

Документация

Комплекс для реального Imag

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр | вектор | матрица

Продукция

Port_1 - Выходной сигнал скаляр | вектор | матрица

Параметры

Output - Спецификация реального и/или мнимого выхода Real and imag (по умолчанию) | Real | Imag

Информация командной строки

Sample time - Укажите время выборки в качестве значения, отличного от -1 -1 (по умолчанию) | скаляр | вектор

Зависимости

Программное использование

Примеры модели

Основные операции с сигналом переменного размера

Измерение частотной характеристики с помощью анализатора спектра

Характеристики блока

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Преобразование с фиксированной точкой Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скаляр | вектор | матрица

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

`Output` - Спецификация реального и/или мнимого выхода
`Real and imag` (по умолчанию) | `Real` | `Imag`

`Sample time` - Укажите время выборки в качестве значения, отличного от `-1`
`-1` (по умолчанию) | скаляр | вектор

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.