Измениться

Изменение размерности сигнала

Библиотека:
Операции с симуляцией/математикой
Кодер HDL/Математические операции

Описание

Блок изменения формы изменяет размерность входного сигнала на размерность, заданную с помощью параметра Размерность вывода (Output dimensionality). Например, блок можно использовать для изменения вектора N-элемента на 1-by-N или N-by-1 матричный сигнал.

Порты

Вход

развернуть все

`Port_1` - Входной сигнал
скаляр | вектор | матрица

Входной сигнал, размеры которого изменяются на основе параметра размерности Output.

Продукция

развернуть все

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

Выходной сигнал, созданный с размерами, заданными в параметре «Выходная размерность».

Параметры

развернуть все

`Output dimensionality` - Размеры выходного сигнала
`1-D array` (по умолчанию) | `Column vector (2-D)` | `Row vector (2-D)` | `Customize` | `Derive from reference input port`

Укажите размерность выходного сигнала.

Размерность вывода	Описание
1-D массив	Преобразует многомерный массив в сигнал векторного (1-D array) массива. Выходной вектор состоит из первого столбца входной матрицы, за которым следует второй столбец и т.д. (Эта опция оставляет векторный ввод неизменным.)
Вектор столбца	Преобразует вектор, матрицу или многомерный входной сигнал в матрицу столбцов, M-by-1 матрицу, где М - количество элементов во входном сигнале. Для матриц преобразование выполняется в порядке «основной столбец». Для многомерных массивов преобразование выполняется вдоль первого размера.
Вектор строки	Преобразует вектор, матрицу или многомерный входной сигнал в матрицу строк, 1-by-N матрицу, где N - количество элементов во входном сигнале. Для матриц преобразование выполняется в порядке «основной столбец». Для многомерных массивов преобразование выполняется вдоль первого размера.
Настроить	Преобразует входной сигнал в выходной сигнал, размеры которого задаются с помощью параметра «Выходные размеры».
Производное от опорного входного порта	Создание второго входного порта (Ref) в блоке. Извлекает размеры выходного сигнала из размеров входного сигнала во входной порт Ref. При выборе этой опции параметр «Выходные размеры» отключается. При выборе этого параметра входные сигналы для обоих портов ввода, U и Ref, должны иметь одинаковый режим выборки (на основе выборки или кадра).

Программное использование

Параметр блока: OutputDimensionality

Текст: символьный вектор

Значение: '1-D array' | 'Column vector (2-D)' | 'Row vector (2-D)' | 'Customize' | 'Derive from reference input port'

По умолчанию: '1-D array'

`Output dimensions` - Пользовательские размеры выходного сигнала
`[1,1]` (по умолчанию) | `[integer]` | `[integer,integer]`

Укажите размеры выходного сигнала. Значение может быть одноэлементным или многоэлементным вектором. Значение [N] выводит вектор размера N. Значение [M N] выводит Mоколо-N матрица. Количество элементов входного сигнала должно соответствовать количеству элементов, указанному параметром Output dimensions. Для многомерных массивов преобразование выполняется вдоль первого размера.

Зависимость

Чтобы включить этот параметр, задайте для параметра «Выходная размерность» значение Customize.

Программное использование

Параметр блока: OutputDimensions

Текст: символьный вектор

Значение: '[integer,intger]' |

По умолчанию: '[1,1]'

Характеристики блока

Типы данных	`Boolean` \| `bus` \| `double` \| `enumerated` \| `fixed point` \| `half` \| `integer` \| `single`
Прямой проход	`yes`
Многомерные сигналы	`yes`
Сигналы переменного размера	`yes`
Обнаружение пересечения нулей	`no`

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

HDL Coder™ предоставляет дополнительные опции конфигурации, которые влияют на реализацию HDL и синтезированную логику.

Архитектура HDL

Этот блок имеет единую архитектуру HDL по умолчанию.

Свойства блока HDL

ConstrainedOutputPipeline	Количество регистров для размещения на выходах путем перемещения существующих задержек в рамках проекта. Распределенная конвейерная обработка не перераспределяет эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе ConstrainedOutputPipeline (кодер HDL).
InputPipeline	Количество входных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе InputPipeline (кодер HDL).
OutputPipeline	Количество выходных ступеней трубопровода для вставки в сформированный код. Распределенная конвейерная обработка и конвейерная обработка с ограниченным выходом могут перемещать эти регистры. Значение по умолчанию: `0`. Дополнительные сведения см. в разделе Выходной конвейер (кодер HDL).

Комплексная поддержка данных

Этот блок поддерживает генерацию кода для сложных сигналов.

Создание кода ПЛК
Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Сжать

Темы

Группировать невиртуальные шины в массивы шин

Представлен до R2006a

Документация

Измениться

Описание

Порты

Вход

`Port_1` - Входной сигнал
скаляр | вектор | матрица

Продукция

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

Параметры

`Output dimensionality` - Размеры выходного сигнала
`1-D array` (по умолчанию) | `Column vector (2-D)` | `Row vector (2-D)` | `Customize` | `Derive from reference input port`

Программное использование

`Output dimensions` - Пользовательские размеры выходного сигнала
`[1,1]` (по умолчанию) | `[integer]` | `[integer,integer]`

Зависимость

Программное использование

Характеристики блока

Расширенные возможности

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Создание кода ПЛК
Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Темы

Документация Simulink

Поддержка

Документация

Измениться

Описание

Порты

Вход

Port_1 - Входной сигнал скаляр | вектор | матрица

Продукция

Port_1 - Выходной сигнал скаляр | вектор | матрица

Параметры

Output dimensionality - Размеры выходного сигнала 1-D array (по умолчанию) | Column vector (2-D) | Row vector (2-D) | Customize | Derive from reference input port

Программное использование

Output dimensions - Пользовательские размеры выходного сигнала [1,1] (по умолчанию) | [integer] | [integer,integer]

Зависимость

Программное использование

Характеристики блока

Расширенные возможности

Создание кода C/C + + Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Создание кода ПЛК Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.

См. также

Темы

Документация Simulink

Поддержка

`Port_1` - Входной сигнал
скаляр | вектор | матрица

`Port_1` - Выходной сигнал
скаляр | вектор | матрица

`Output dimensionality` - Размеры выходного сигнала
`1-D array` (по умолчанию) | `Column vector (2-D)` | `Row vector (2-D)` | `Customize` | `Derive from reference input port`

`Output dimensions` - Пользовательские размеры выходного сигнала
`[1,1]` (по умолчанию) | `[integer]` | `[integer,integer]`

Создание кода C/C + +
Создайте код C и C++ с помощью Simulink ® Coder™

Создание кода HDL
Создание кода Verilog и VHDL для проектов FPGA и ASIC с использованием Coder™ HDL.

Создание кода ПЛК
Создание структурированного текстового кода с помощью Coder™ Simulink ® PLC

Преобразование с фиксированной точкой
Проектирование и моделирование систем с фиксированной точкой с помощью Designer™ с фиксированной точкой.