В этом примере показано, как настроить параметры с помощью файла конфигурации параметров для анализа Simulink Design Verifier. Модель содержит параметр control_mode который активирует активный контроллер и выбирает его выходной сигнал в качестве выходного сигнала модели. Simulink Design Verifier обрабатывает этот параметр как вход, который ограничен 1 или 2 и генерирует соответствующее значение для каждого тестового случая.
open_system('sldvdemo_param_identification');
