exponenta event banner

Тест кольцевой синхронизации кодирования/декодирования ASCII (с блоками основной платы)

Эта модель показывает способность блока HDRS чтения FIFO повторно синхронизироваться после многократного отключения, а также возможность разрешать ошибки, например, когда сообщение завершено только частично во время попытки чтения.

Блок Switch чередуется между первой и последней частями сообщения при последовательном времени выборки. Это имитирует наихудший сценарий, когда модель обновляется до завершения построения сообщения. В результате иногда принимается только часть сообщения. Второй генератор импульсов поочередно включает и отключает блок HDRS считывания FIFO.

Область 1 строит график декодированных данных синусоидальной волны, принятых на каждом временном шаге. Когда блок Pulse Generator1 выводит 0, счетчик из блока FIFO Read HDRS равен 0. Когда он выводит 1, считывание догоняет, выбрасывая дополнительные данные, и возвращает последнее полное значение, найденное в FIFO. Область 2 указывает на наличие новых данных.

Для тестирования этой модели:

  1. Целевой компьютер должен иметь два устаревших последовательных порта.

  2. Подключите последовательный порт 1 к последовательному порту 2 с помощью кабеля нуль-модема.

В этом примере показано, как использовать последовательные порты основной платы (стандартный последовательный порт 1 и стандартный последовательный порт 2). Можно также использовать устаревший последовательный порт 3 и устаревший последовательный порт 4 путем изменения настроек платы в блоках основной платы. Вместо блоков основной платы можно использовать другие последовательные блоки.

open_system(fullfile(matlabroot,'toolbox','slrealtime','examples','slrt_ex_serialbaseboardasciisplit'));

См. также