Щелкните для просмотра и редактирования карты памяти FPGA.
Используйте сценарии на основе хоста с интегрированным мастером JTAG на целевой платформе для инициализации регистров конфигурации и областей памяти в созданной конструкции. Его также можно использовать для взаимодействия с конструкцией во время выполнения, чтобы прочитать диагностическую информацию. Мастер JTAG может использоваться вместо или в дополнение к встроенному процессору на целевой платформе.
По умолчанию:
on, off
Для платформ на базе процессоров, включить систему обработки. Система обработки должна быть включена при использовании Embedded Coder ® для создания встроенного программного обеспечения.
По умолчанию:
off, on
Задержка от аппаратного обеспечения, утверждающего прерывание, до начала подпрограммы обслуживания прерываний.
По умолчанию:
0.00001
Синхросигнал конфигурации системы управляет интерфейсами регистра конфигурации для IP-ядер поставщика в системе. Созданные пользователем IP-ядра Simulink ® будут использовать приведенный ниже параметр для шины регистра конфигурации.
По умолчанию:
50
Часы для всех генерируемых IP-ядер HDL на основе Simulink. Один тактовый генератор управляет всеми IP-адресами и используется как для передачи данных, так и для логики регистра конфигурации.
По умолчанию:
100